處理器系統技術方案

公開了處理器系統。所述處理器系統，包括：第一選擇器，包括第一至第三端口；分別與第一選擇器的第一至第三端口連接嵌入式存儲器、處理器和高速緩沖存儲器，所述嵌入式存儲器用于存儲應用程序代碼，其中，所述第一選擇器提供控制信號的路由功能，使得第一端口與第二端口之間的第一信號路徑、或者第一端口與第三端口之間的第二信號路徑連通。所述處理器系統通過第一信號路徑和第二信號路徑的選擇，在低功耗模式和高效訪問模式之間切換，從而兼顧處理器的運行效率和功耗，并且降低芯片成本。

【技術實現步驟摘要】

本技術屬于計算機技術，更具體地，涉及嵌入存儲器控制方法及其處理器系統。
技術介紹
在處理器系統中，程序存儲器用于保存應用程序代碼(指令)，還可以用于保存程序執行時用到的數據(例如操作數、查找表信息)。對于大型的片上系統(SoC)，程序存儲器可以采用外部的同步動態隨機存儲器(SDRAM)，然后，通過高速緩沖(Cache)，以匹配高速的處理器(CPU)與外部存儲器之間的訪問速度的差異。在小型的片上芯片(SoC)中，由于成本限制未采用外部存儲器。在小型的SoC系統中，采用嵌入式存儲器(例如，eFlash、OTP、MTP)，然后，通過指令預取來匹配高速的處理器(CPU)與嵌入式存儲器之間的訪問速度的差異，在硬件上只需要增加一組緩沖寄存器。然而，盡管嵌入式存儲器和緩沖寄存器相結合的方法可以降低芯片成本，然而，該方法僅適用于處理器的工作頻率與嵌入式存儲器頻率相差不超過幾倍的情況。如果處理器的頻率太高，處理器可能不能及時地從嵌入式存儲器獲取相應的指令和/操作數。結果，處理器經常處于等待狀態，導致系統效率降低。
技術實現思路
本技術的目的在于提供根據系統時鐘頻率選擇存儲器的訪問路徑的處理器系統。根據本技術的一方面，提供一種處理器系統，包括：第一選擇器，包括第一至第三端口；分別與第一選擇器的第一至第三端口連接嵌入式存儲器、處理器和高速緩沖存儲器，所述嵌入式存儲器用于存儲應用程序代碼，其中，所述第一選擇器提供控制信號的路由功能，使得第一端口與第二端口之間的第一信號路徑、或者第一端口與第三端口之間的第二信號路徑連通。優選地，所述第一選擇器還包括第一選擇端口，所述第一選擇器根據第一選擇端口提供的第一選擇信號，選擇第一信號路徑和第二信號路徑之一連通。優選地，所述處理器提供所述第一選擇信號，當處理器的頻率小于第一閾值時，所述第一選擇信號使得第一信號路徑連通，當處理器的頻率大于等于第一閾值時，所述第一選擇信號使得第二信號路徑連通。優選地，在第一信號路徑連通時，所述嵌入式存儲器工作于低功耗模式，其中，處理器直接從嵌入式存儲器讀取數據，在第二信號路徑連通時，所述嵌入式存儲器工作于高效訪問模式，其中，在高速緩沖存儲器與嵌入式存儲器之間進行數據緩存。優選地，所述處理器獲取的數據為指令和/或操作數。優選地，所述處理器系統還包括：第二選擇器，包括第四至第六端口；程序存儲器，用于存儲應用程序代碼；以及接口控制器，所述接口控制器將所述程序存儲器與所述第二選擇器的第五端口相連接，其中，所述嵌入式存儲器和所述第一選擇器分別連接至所述第二選擇器的第四端口和第六端口，所述第二選擇器提供控制信號的路由功能，使得第四端口與第六端口之間的第三信號路徑、或者第五端口與第六端口之間的第四信號路徑連通。優選地，所述程序存儲器為SPIFLASH存儲器，并且所述接口控制器為SPI接口控制器。優選地，所述第二選擇器還包括第二選擇端口，所述第二選擇器根據第二選擇端口提供的第二選擇信號，選擇第三信號路徑和第四信號路徑之一連通。優選地，所述處理器提供所述第二選擇信號由，當嵌入式存儲器的空間大于第二閾值時，所述第二選擇信號使得第三信號路徑連通；當嵌入式存儲器的空間小于第二閾值時，所述第二選擇信號使得第四信號路徑連通。優選地，當第三信號路徑連通時，所述處理器系統處于正常工作模式，其中在處理器與嵌入式存儲器之間自動進行數據緩存，當第四信號路徑連通時，所述處理器系統處于程序擴展模式，其中在處理器與程序存儲器之間自動進行數據緩存。優選地，所述處理器系統還包括：連接在處理器與接口控制器之間的控制寄存器，所述控制寄存器提供附加的寄存器控制模式，其中，處理器對程序存儲器進行讀、寫和擦除操作中的至少一種操作。優選地，接口控制器可編程復用。優選地，所述處理器系統還包括：連接在處理器和嵌入式存儲器之間的嵌入式存儲器控制寄存器；所述嵌入式存儲器控制寄存器提供附加的寄存器控制模式，其中，處理器對嵌入式存儲器進行讀、寫和擦除操作中的至少一種操作。根據本技術的另一方面，提供一種用于處理器系統的存儲器控制方法，包括：將處理器的頻率與第一閾值進行比較；當處理器的頻率小于第一閾值時，嵌入式存儲器工作于低功耗模式；以及當處理器的頻率大于等于第一閾值時，嵌入式存儲器工作于高速訪問模式，其中，在高速訪問模式中，處理器經由高速緩沖存儲器從嵌入式存儲器獲取指令和/或操作數；在低功耗模式中，處理器直接從嵌入式存儲器獲取指令和/或操作數。優選地，通過第一選擇器提供控制信號的路由功能，使得嵌入式存儲器工作于低功耗模式和高速訪問模式之一。優選地，第一選擇器包括分別與嵌入式存儲器、處理器和高速緩沖存儲器相連的第一至第三端口，并且第一選擇器根據第一選擇信號，使得在第一端口與第二端口之間的第一信號路徑、第一端口與第三端口之間的第二信號路徑連通。優選地，在第一信號路徑連通時，所述嵌入式存儲器工作于低功耗模式，在第二信號路徑連通時，所述嵌入式存儲器工作于高效訪問模式。優選地，所述方法還包括：將應用程序與嵌入式存儲器的容量進行比較；當應用程序小于嵌入式存儲器的容量時，處理器系統工作于正常工作模式；以及當應用程序大于等于嵌入式存儲器的容量時，處理器系統工作于程序擴展模式，其中，在正常工作模式中，處理器從嵌入式存儲器獲取指令和/或操作數；在程序擴展模式中，處理器從程序存儲器獲取指令和/或操作數。優選地，通過第二選擇器提供控制信號的路由功能，使得處理器系統工作于正常工作模式和程序擴展模式之一。優選地，所述第二選擇器包括分別與嵌入式存儲器、第一選擇器、接口控制器相連的第四至第六端口，并且第二選擇器根據第二選擇信號，使得第四端口與第六端口之間的第三信號路徑、或者第五端口與第六端口之間的第四信號路徑連通。優選地，在第三信號路徑連通時，所述處理器系統處于正常工作模式，在第四信號路徑連通時，所述處理器系統處于程序擴展模式。優選地，所述方法還包括，采用控制寄存器對程序存儲器的接口控制器進行編程復用，其中，處理器對程序存儲器進行讀、寫和擦除操作中的至少一種操作。優選地，通過對程序存儲器的寫操作來升級應用程序。優選地，所述方法還包括，采用嵌入式存儲器控制寄存器對嵌入式存儲器進行編程復用，其中，處理本文檔來自技高網...

【技術保護點】
一種處理器系統，其特征在于，包括：第一選擇器，包括第一至第三端口；分別與第一選擇器的第一至第三端口連接嵌入式存儲器、處理器和高速緩沖存儲器，所述嵌入式存儲器用于存儲應用程序代碼，其中，所述第一選擇器提供控制信號的路由功能，使得第一端口與第二端口之間的第一信號路徑、或者第一端口與第三端口之間的第二信號路徑連通。

【技術特征摘要】
1.一種處理器系統，其特征在于，包括：
第一選擇器，包括第一至第三端口；
分別與第一選擇器的第一至第三端口連接嵌入式存儲器、處理器和高速緩沖存儲器，所述嵌入式存儲器用于存儲應用程序代碼，
其中，所述第一選擇器提供控制信號的路由功能，使得第一端口與第二端口之間的第一信號路徑、或者第一端口與第三端口之間的第二信號路徑連通。
2.根據權利要求1所述的處理器系統，其特征在于，所述第一選擇器還包括第一選擇端口，所述第一選擇器根據第一選擇端口提供的第一選擇信號，選擇第一信號路徑和第二信號路徑之一連通。
3.根據權利要求2所述的處理器系統，其特征在于，所述處理器提供所述第一選擇信號，當處理器的頻率小于第一閾值時，所述第一選擇信號使得第一信號路徑連通，當處理器的頻率大于等于第一閾值時，所述第一選擇信號使得第二信號路徑連通。
4.根據權利要求2所述的處理器系統，其特征在于，還包括：
第二選擇器，包括第四至第六端口；
程序存儲器，用于存儲應用程序代碼；以及
接口控制器，所述接口控制器將所述程序存儲器與所述第二選擇器的第五端口相連接，
其中，所述嵌入式存儲器和所述第一選擇器分別連接至所述第二選擇器的第四端口和第六端口，
所述第二選擇器提供控制信號的路由功能，使得第四端口與第六端口之間的第三信號路徑、或者第五端口與第六端口之間的第四信號路徑連通。
5.根據權利要求4所述的處理器系統，其特征在于，所述程序存儲器為SPIFLASH存儲器，并且所述接口控制器為SPI接口控制器。
6.根據權利要求4所述的處理器系統，其特征在于，所述第二選擇器還包括第二選擇端口...

【專利技術屬性】
技術研發人員：張和平，周如愿，徐國柱，
申請(專利權)人：杭州士蘭微電子股份有限公司，
類型：新型
國別省市：浙江;33