快速產生電磁側信道時域仿真波形的方法技術

本發明專利技術涉及集成電路、信息安全，為利用芯片的設計數據快速仿真獲取其電磁側信道時域波形，一方面可以提前進行安全加固；另一方面可以解決側信道硬件木馬檢測中可信母本獲取困難的問題，擴展了原有木馬檢測方法的應用范圍。本發明專利技術采用的技術方案是，快速產生電磁側信道時域仿真波形的方法，步驟如下：(a)得到芯片版圖，并抽取最終的電路網表；(b)編寫腳本統計該電路網表中所有的組合邏輯標準單元和時序邏輯標準單元類別和實例化名稱；(c)統計每個標準單元的扇出大小；(d)根據測試激勵編寫仿真testbench文件；(e)得到該電路的電磁側信道時域仿真波形。本發明專利技術主要應用于設計制造場合。

【技術實現步驟摘要】

本專利技術涉及集成電路、信息安全，具體講,涉及快速產生電磁側信道時域仿真波形的方法。
技術介紹
專用集成電路(ASIC)是將晶體管、電阻、電容等元件互連集成在一塊硅片上實現某種特定功能的電路芯片。目前集成電路產品在人們的生活中得到了廣泛的應用，從銀行卡、智能卡到航空航天、軍事國防等都能看到集成電路芯片的身影。正因為如此，集成電路芯片的安全問題至關重要。然而近年來出現的硬件木馬以及側信道攻擊等手段，可以獲取芯片內部私密信息或者破壞原有芯片功能[1]，對信息安全造成了極大的威脅。側信道攻擊是通過采集芯片運行時的功耗、電磁輻射、路徑延時等信息進行分析以獲取電路內部運行狀況或者私密信息的攻擊手段[2]。由于這種攻擊方式成本低、易于操作、攻擊成功率高，是威脅集成電路芯片信息安全的一個重要因素。因此在芯片設計階段，提前獲取其側信道信息，進而判斷芯片是否存在信息泄漏問題并進行修正顯得十分重要。信息安全面臨的另一大威脅是硬件木馬問題。硬件木馬是攻擊者惡意植入原始電路中的額外電路結構，目的是竊取芯片內部秘密信息或者改變芯片功能[3]。基于側信道的硬件木馬檢測方法通過比較不含木馬的母本電路與待測電路的側信道信息差異，來判斷芯片中是否含有硬件木馬[4]。然而實際應用中，可信母本電路的獲取十分困難，因此芯片設計者如何利用設計數據快速仿真獲取其側信道時域波形尤為重要。在側信道信息仿真方面，功耗以及路徑延時都有成熟的EDA工具和仿真方法可以利用[5]。在電磁仿真方面，目前已有的ANSYS等有限元仿真軟件并不適用于大規模數字專用集成電路的電磁側信道時域波形仿真，另外經過相關文獻和專利的檢索，目前尚未有相關成熟的電磁側信道仿真方法發表。本專利技術提出的數字專用集成電路快速產生電磁側信道時域仿真波形的方法可以在芯片設計階段獲取仿真波形，對保護芯片的信息安全具有重要意義。參考文獻1、RostamiM,KoushanfarF,KarriR.Aprimeronhardwaresecurity:Models,methods,andmetrics[J].ProceedingsoftheIEEE,2014,102(8):1283-1295。2、ZhouYB,FengDG,ZhouYB,etal.Side-ChannelAttacks:TenYearsAfterItsPublicationandtheImpactsonCryptographicModuleSecurityTesting.[J].CryptologyEprintArchive,2005,2005。3、BhuniaS,HsiaoMS,BangaM,etal.HardwareTrojanattacks:threatanalysisandcountermeasures[J].ProceedingsoftheIEEE,2014,102(8):1229-1247。4、XiaoK,ForteD,JinY,etal.HardwareTrojans:LessonsLearnedafterOneDecadeofResearch[J].ACMTransactionsonDesignAutomationofElectronicSystems(TODAES),2016,22(1):6。5、倪林,李少青,趙志勛,等.工藝偏差下基于功耗與延時的硬件木馬檢測有效性分析[J].數字通信,2014,41(5):36-41。
技術實現思路
為克服現有技術的不足，本專利技術旨在利用芯片的設計數據快速仿真獲取其電磁側信道時域波形，一方面可以使芯片設計者在芯片設計階段就發現是否存在信息泄漏問題，可以提前進行安全加固；另一方面可以解決側信道硬件木馬檢測中可信母本獲取困難的問題，擴展了原有木馬檢測方法的應用范圍。本專利技術采用的技術方案是，快速產生電磁側信道時域仿真波形的方法，步驟如下：(a)利用選定的工藝庫對RTL代碼進行綜合Synthesis、布局布線Place&Route，得到芯片版圖，并抽取最終的電路網表；(b)編寫腳本統計該電路網表中所有的組合邏輯標準單元和時序邏輯標準單元類別和實例化名稱；(c)根據工藝庫中lib文件的信息，統計每個標準單元的扇出大小；(d)根據測試激勵編寫仿真testbench文件，仿真時統計所有標準單元輸出的翻轉數目，并以該單元的扇出為權值對所有的翻轉數目進行加權求和；(e)根據所需要的仿真點數，以上一步驟所得的加權求和值為縱軸，以仿真點數為橫軸進行描點、連線繪圖，即得到該電路的電磁側信道時域仿真波形。在與仿真testbench文件同樣的測試激勵下，對待測芯片進行電磁側信道的測試，利用統計學方法分析兩者之間是否存在差異，可以進而確定芯片中是否含有硬件木馬。假定在電路運行的某一時刻t，電路中有一部分標準單元的輸出發生變化，假定第i個組合邏輯標準單元輸出端的初始值為Ai，當前值為Bi，該標準單元的扇出大小為Fi；假定第j個時序邏輯標準單元輸出端的初始值為Cj，當前值為Dj，該標準單元的扇出大小為Fj，在該時刻，電路整體產生的電磁側信道輻射表示為：其中D(t)表示在時刻t電路產生的電磁側信道輻射的相對幅值大小，單位為無量綱，表示異或運算；根據所需要的仿真點數和采樣率的設置，對每一點所對應的時刻都按上述方法計算出電磁側信道輻射的相對幅值，然后進行描點、連線繪圖即可得到電磁側信道時域仿真波形。需要快速評估安全性，即是否存在側信道信息泄露的問題，可以省略步驟(a)中布局布線的步驟，利用綜合后得到的電路網表進行后續仿真步驟；假定不需要高的仿真精度，可以省略步驟(b)和(c)中對組合邏輯標準單元的統計，只利用時序邏輯標準單元的信息仿真得到電磁側信道曲線的峰值點；假定只進行了RTL代碼的設計與綜合，也可以在步驟(a)中直接利用綜合后得到的電路網表進行后續仿真步驟。本專利技術的特點及有益效果是：能夠快速地進行數字專用集成電路電磁側信道時域仿真并獲取仿真波形，該方法簡單易用，而且精度可調，可以實現在芯片設計初期獲取其電磁側信道輻射信息，也可以用于側信道硬件木馬檢測中獲取母本信息。附圖說明：圖1數字專用集成電路快速產生電磁側信道時域仿真波形的方法步驟圖。圖2反相器產生電磁輻射示意圖。具體實施方式本專利技術針對數字專用集成電路提出了一種快速仿真獲得其電磁側信道時域波形的方法，可以用于在設計的早期階段對數字集成電路產品的側信道安全性進行評估，以及硬件木馬檢測中在無可信母本芯片的情況下用于仿真獲取母本芯片的電磁側信道信息。1.本專利技術提出的數字專用集成電路快速產生電磁側信道時域仿真波形的方法，以芯片設計數據(RTL代碼、工藝庫)、測試激勵和所需仿真點數為輸入，輸出時域仿真波形。仿真波形的形式為一條曲線，其中橫軸代表仿真點數，單位是個，縱軸代表各個仿真點的電磁側信道輻射相對幅值大小，單位為無量綱。如圖1所示，是數字專用集成電路快速產生電磁側信道時域仿真波形的方法步驟圖，該方法包括以下步驟：(a)利用選定的工藝庫對RTL代碼進行綜合(Synthesis)、布局布線(Place&Route)，得到芯片版圖，并抽取最終的電路網表；(b)編寫腳本統計該電路網表中所有的組合邏輯標準單元和時序邏輯標準單元類別和實例化名稱；(c)根據工藝庫本文檔來自技高網...

【技術保護點】
一種快速產生電磁側信道時域仿真波形的方法，其特征是，步驟如下：(a)利用選定的工藝庫對RTL代碼進行綜合Synthesis、布局布線Place&Route，得到芯片版圖，并抽取最終的電路網表；(b)編寫腳本統計該電路網表中所有的組合邏輯標準單元和時序邏輯標準單元類別和實例化名稱；(c)根據工藝庫中lib文件的信息，統計每個標準單元的扇出大小；(d)根據測試激勵編寫仿真testbench文件，仿真時統計所有標準單元輸出的翻轉數目，并以該單元的扇出為權值對所有的翻轉數目進行加權求和；(e)根據所需要的仿真點數，以上一步驟所得的加權求和值為縱軸，以仿真點數為橫軸進行描點、連線繪圖，即得到該電路的電磁側信道時域仿真波形。

【技術特征摘要】
1.一種快速產生電磁側信道時域仿真波形的方法，其特征是，步驟如下：(a)利用選定的工藝庫對RTL代碼進行綜合Synthesis、布局布線Place&Route，得到芯片版圖，并抽取最終的電路網表；(b)編寫腳本統計該電路網表中所有的組合邏輯標準單元和時序邏輯標準單元類別和實例化名稱；(c)根據工藝庫中lib文件的信息，統計每個標準單元的扇出大小；(d)根據測試激勵編寫仿真testbench文件，仿真時統計所有標準單元輸出的翻轉數目，并以該單元的扇出為權值對所有的翻轉數目進行加權求和；(e)根據所需要的仿真點數，以上一步驟所得的加權求和值為縱軸，以仿真點數為橫軸進行描點、連線繪圖，即得到該電路的電磁側信道時域仿真波形。2.如權利要求1所述的快速產生電磁側信道時域仿真波形的方法，其特征是，在與仿真testbench文件同樣的測試激勵下，對待測芯片進行電磁側信道的測試，利用統計學方法分析兩者之間是否存在差異，可以進而確定芯片中是否含有硬件木馬。3.如權利要求1所述的快速產生電磁側信道時域仿真波形的方法，其特征是，假定在電路運行的某一時刻t，電路中有一部分標準單元的輸出發生變化，假定第i個組合邏輯標準單元輸出端...

【專利技術屬性】
技術研發人員：趙毅強，
申請(專利權)人：天津大學，
類型：發明
國別省市：天津;12