一種基于FPGA的納秒級脈沖寬度測量裝置及方法制造方法及圖紙

本發明專利技術提出了一種基于FPGA的納秒級脈沖寬度測量裝置及方法，在進行脈寬測量時，采用雙通道時間間隔測量的方式，一個通道利用輸入脈沖的上升沿對閘門進行同步，另一個通道利用輸入脈沖的下降沿對閘門進行同步，同步閘門均輸入到FPGA中，FPGA負責對兩路同步閘門進行監測，當監測到兩路閘門信號均為高時，延遲一段時間后，同時將兩通道的同步閘門進行拉低，這樣便得到兩個通道新的同步測量閘門，每個通道分別對輸入到本通道的新的同步閘門進行時間計數及TDC內插補償，從而得到同步閘門的寬度數據；然后將兩路閘門進行減法運算后便得到輸入脈沖的脈寬數據。本發明專利技術能夠測量的最小脈沖寬度達到1納秒以下。

【技術實現步驟摘要】

本專利技術涉及測試
，特別涉及一種基于FPGA的納秒級脈沖寬度測量裝置，還涉及一種基于FPGA的納秒級脈沖寬度測量方法。
技術介紹
傳統的脈沖寬度測量方案，如圖1所示，采用時鐘直接對被測脈沖信號進行計數，并利用TDC進行前內插及后內插補償，然后利用公式T＝NTX+T1-T2得到脈沖寬度值。現有的方案設計原理采用參考時鐘直接對脈寬計數的方式，最小脈寬受參考時鐘頻率限制，比如若要測量1納秒脈沖信號，則需要的計數時鐘達到1GHz，而目前還沒有FPGA芯片能工作到如此高的頻率上。而且，現有設計方案采用硬件電路搭建，需要大量的計數芯片、電平轉換芯片、驅動芯片等，成本較高，占用印制板空間較大。同時，現有設計方案受電路元器件工作頻率等限制，最大參考時鐘頻率受限。
技術實現思路
為解決上述現有技術中的不足，本專利技術提出一種基于FPGA的納秒級脈沖寬度測量裝置及方法。本專利技術的技術方案是這樣實現的：一種基于FPGA的納秒級脈沖寬度測量裝置，采用電平轉換芯片將輸入的被測脈沖信號由LVTTL電平轉換為LVPECL差分電平信號，用以對脈沖信號的起始沿和終止沿進行提取；采用兩個帶復位端的D觸發器對被測脈沖信號進行閘門同步；同步后的閘門信號均進入到FPGA中，FPGA實時檢測兩路閘門信號的電平，當檢測到兩路閘門信號均為高電平時，利用計時器將兩閘門同步延遲預定時間以后，立刻輸出復位信號給電路中的所述兩個帶復位端的D觸發器，將其同時復位；在執行上述步驟后，電路中產生帶有被測脈沖信號起始沿信息和終止沿信息的兩個新的同步閘門，對于兩個新的同步閘門，分別進行時間計數以及TDC內插補償，得到兩個閘門的長度：T1＝N1*T10+T11-T12；T2＝N2*T20+T21-T22；接下來，對兩個閘門進行減法運算，便得到被測脈沖信號的寬度值T＝T1-T2。可選地，采用可編程小數分頻鎖相環芯片產生參考時鐘信號，可編程小數分頻鎖相環芯片內置VCO電路、分頻電路、鑒相電路，利用FPGA可控制其輸出頻率值。可選地，所述兩閘門同步延遲預定時間為500ns。基于上述裝置，本專利技術還提出了一種基于FPGA的納秒級脈沖寬度測量方法，在進行脈寬測量時，采用雙通道時間間隔測量的方式，一個通道利用輸入脈沖的上升沿對閘門進行同步，另一個通道利用輸入脈沖的下降沿對閘門進行同步，同步閘門均輸入到FPGA中，FPGA負責對兩路同步閘門進行監測，當監測到兩路閘門信號均為高時，延遲預定時間后，同時將兩通道的同步閘門進行拉低，得到兩個通道新的同步測量閘門，每個通道分別對輸入到本通道的新的同步閘門進行時間計數及TDC內插補償，從而得到同步閘門的寬度數據；然后將兩路閘門進行減法運算后便得到輸入脈沖的脈寬數據。可選地，所述延遲預定時間為500ns。本專利技術的有益效果是：(1)大大拓展了可測的最小脈寬，最小可測脈寬達到1納秒以下量級；(2)印制板空間會有大幅縮減，電路設計復雜度降、設計成本均大幅降低。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為現有脈寬測量方案原理示意圖；圖2為本專利技術的基于FPGA的納秒級脈沖寬度測量裝置原理圖；圖3為本專利技術的同步閘門產生原理圖。具體實施方式下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術保護的范圍。傳統的脈沖寬度測量，采用時鐘直接對被測脈沖信號進行計數，其測量方法受時鐘頻率的限制，最小脈寬只能達到10納秒量級。本專利技術采用在FPGA內部進行時間計數，節省成本及印制板空間，同時采用時間間隔的方式進行脈寬測量，其最小脈寬達到1納秒以下量級，非常適用于小型化、高性能的測量儀表中。下面結合說明書附圖對本專利技術的測量裝置及測量方法進行詳細說明。如圖2所示，本專利技術的基于FPGA的納秒級脈沖寬度測量裝置，采用電平轉換芯片(例如MC100EPT20DTG)將輸入的被測脈沖信號由LVTTL電平轉換為LVPECL差分電平信號，用以對脈沖信號的起始沿和終止沿進行提取；采用帶復位端的D觸發器(例如MC10EP51DTG)對被測脈沖信號進行閘門同步，本專利技術的觸發器為ECL電平形式，對脈沖邊沿的損耗非常小，不會增加額外的遲滯誤差；同步后的閘門信號均進入到FPGA中，FPGA實時檢測兩路閘門信號的電平，當檢測到兩路閘門信號均為高電平時，利用計時器將兩閘門同步延遲預定時間(例如500納秒)以后，立刻輸出復位信號給電路中的兩個D觸發器，將其同時復位；在執行上述步驟后，電路中便會產生新的帶有被測脈沖信號起始沿信息和終止沿信息的兩個新的同步閘門，如圖3所示；對于兩個新的同步閘門，分別進行時間計數以及TDC內插補償，得到兩個閘門的長度：T1＝N1*T10+T11-T12；T2＝N2*T20+T21-T22(其中T1和T2為被測閘門長度；N1和N2為時間計數值；T10和T20為參考時鐘周期，二者相等；T11和T21為前內插數據；T12和T22為后內插數據)；接下來，對兩個閘門進行減法運算，便得到被測脈沖信號的寬度值T＝T1-T2。本專利技術中輸出參考時鐘頻率為300MHz，輸出幅度達到+10dBm，無諧波及分諧波分量，以及雜散信號，完全滿足本方案中對于參考時鐘的要求。優選地，本專利技術采用可編程小數分頻鎖相環芯片(例如HMC832LP6GE)產生高性能的參考時鐘信號，可編程小數分頻鎖相環芯片內置高性能的VCO電路、分頻電路、鑒相電路等，集成度高，可輸出25MHz～3GHz之間的任意信號，利用FPGA可控制其輸出頻率值。基于上述測量裝置，本專利技術還提出了一種測量方法，在進行脈寬測量時，采用雙通道時間間隔測量的方式，一個通道利用輸入脈沖的上升沿對閘門進行同步，另一個通道利用輸入脈沖的下降沿對閘門進行同步，同步閘門均輸入到FPGA(圖2中虛線框內部分功能在FPGA內完成)中，FPGA負責對兩路同步閘門進行監測，當監測到兩路閘門信號均為高時，延遲一段時間后(這個延遲時間根據高精度TDC內插單元的工作模式確定，在最高時間分辨率模式下TDC內插單元的重觸發頻率為1MHz，即1us，為保證TDC內插單元能夠連續無死區測量，因此延遲時間擬定為500ns)，同時將兩通道的同步閘門進行拉低，這樣便得到兩個通道新的同步測量閘門，每個通道分別對輸入到本通道的新的同步閘門進行時間計數及TDC內插補償，從而得到同步閘門的寬度數據；然后將兩路閘門進行減法運算后便得到輸入脈沖的脈寬數據。本專利技術的方法能夠測量的最小脈沖寬度達到1納秒以下。本專利技術利用時間間隔測量原理進行脈沖寬度測量，將脈寬信息轉化為兩個可測的寬閘門，然后做減法得到高精度、極窄寬度的脈寬值，大大拓展了可測的最小脈寬，最小可測脈寬達到1納秒以下量級。本專利技術在FPGA中進行高精度時間計數，省去了大量的時間計數電路及電平轉換電路等，有效節省了印制板空間，非常適合小本文檔來自技高網...

【技術保護點】
一種基于FPGA的納秒級脈沖寬度測量裝置，其特征在于，采用電平轉換芯片將輸入的被測脈沖信號由LVTTL電平轉換為LVPECL差分電平信號，用以對脈沖信號的起始沿和終止沿進行提取；采用兩個帶復位端的D觸發器對被測脈沖信號進行閘門同步；同步后的閘門信號均進入到FPGA中，FPGA實時檢測兩路閘門信號的電平，當檢測到兩路閘門信號均為高電平時，利用計時器將兩閘門同步延遲預定時間以后，立刻輸出復位信號給電路中的所述兩個帶復位端的D觸發器，將其同時復位；在執行上述步驟后，電路中產生帶有被測脈沖信號起始沿信息和終止沿信息的兩個新的同步閘門，對于兩個新的同步閘門，分別進行時間計數以及TDC內插補償，得到兩個閘門的長度：T1＝N1*T10+T11?T12；T2＝N2*T20+T21?T22；接下來，對兩個閘門進行減法運算，便得到被測脈沖信號的寬度值T＝T1?T2。

【技術特征摘要】
1.一種基于FPGA的納秒級脈沖寬度測量裝置，其特征在于，采用電平轉換芯片將輸入的被測脈沖信號由LVTTL電平轉換為LVPECL差分電平信號，用以對脈沖信號的起始沿和終止沿進行提取；采用兩個帶復位端的D觸發器對被測脈沖信號進行閘門同步；同步后的閘門信號均進入到FPGA中，FPGA實時檢測兩路閘門信號的電平，當檢測到兩路閘門信號均為高電平時，利用計時器將兩閘門同步延遲預定時間以后，立刻輸出復位信號給電路中的所述兩個帶復位端的D觸發器，將其同時復位；在執行上述步驟后，電路中產生帶有被測脈沖信號起始沿信息和終止沿信息的兩個新的同步閘門，對于兩個新的同步閘門，分別進行時間計數以及TDC內插補償，得到兩個閘門的長度：T1＝N1*T10+T11-T12；T2＝N2*T20+T21-T22；接下來，對兩個閘門進行減法運算，便得到被測脈沖信號的寬度值T＝T1-T2。2.如權利要求1所述的一種基于FPGA的納秒級脈沖寬度測量裝置，其特征在于，采用可編...

【專利技術屬性】
技術研發人員：李立功，任水生，杜念文，劉寶東，楊帆，
申請(專利權)人：中國電子科技集團公司第四十一研究所，
類型：發明
國別省市：山東;37