【技術實現步驟摘要】
本專利技術涉及信息讀取
，更具體的說，涉及一種閃存式存儲器及其讀取電路及其讀取方法。
技術介紹
閃存式存儲器包括多個存儲器單元，一個存儲器單元由一個浮柵存儲器單元組成，信息的表示取決于浮柵中是否有電子，浮柵中如果有電子表示邏輯0，否則表示邏輯1。當浮柵處于不同的邏輯狀態時，其導通的電阻不同，存儲器單元的讀取利用該原理進行。當對存儲器單元施加柵極電壓和源漏電壓時，邏輯1狀態時的漏電流大，邏輯0狀態時的漏電流小。現有技術對存儲器單元進行信息讀取時，將存儲器單元的漏電流與設定的參考電流比較，如果大于參考電流，說明浮柵存儲器單元處于邏輯1狀態，如果小于參考電流，所述浮柵存儲器單元處于邏輯0狀態。現有技術在對存儲器單元進行信息讀取時，需要設定的參考電流，半導體器件的制作工藝不同會導致浮柵存儲器單元的漏電流以及參考電流的不同，影響閃存式存儲器的讀取區間穩定性。
技術實現思路
為解決上述問題，本專利技術提供了一種閃存式存儲器及其讀取電路及其讀取方法，無需參考電流，保證了閃存式存儲器的讀取區間穩定性。為實現上述目的，本專利技術提供了一種閃存式存儲器的讀取電路，該讀取電路包括：存儲器單元、位線選擇電路以及耦合電路；所述耦合電路包括：第一輸入端、第二輸入端以及輸出端；所述存儲器單元包括：第一位元以及第二位元；所述第一位元通過所述位線選擇電路與所述第一輸入端連接，所述第二位元通過所述位線選擇電...
【技術保護點】
一種閃存式存儲器的讀取電路，其特征在于，包括：存儲器單元、位線選擇電路以及耦合電路；所述耦合電路包括：第一輸入端、第二輸入端以及輸出端；所述存儲器單元包括：第一位元以及第二位元；所述第一位元通過所述位線選擇電路與所述第一輸入端連接，所述第二位元通過所述位線選擇電路與所述第二輸入端連接；其中，所述位線選擇電路用于控制所述存儲器單元與所述耦合電路的導通狀態；所述耦合電路用于將所述第一位元的電壓信息以及所述第二位元的電壓信息進行耦合，并通過所述輸出端輸出耦合后的電壓信號。
【技術特征摘要】
1.一種閃存式存儲器的讀取電路，其特征在于，包括：存儲器單元、位
線選擇電路以及耦合電路；
所述耦合電路包括：第一輸入端、第二輸入端以及輸出端；
所述存儲器單元包括：第一位元以及第二位元；所述第一位元通過所述
位線選擇電路與所述第一輸入端連接，所述第二位元通過所述位線選擇電路
與所述第二輸入端連接；
其中，所述位線選擇電路用于控制所述存儲器單元與所述耦合電路的導
通狀態；所述耦合電路用于將所述第一位元的電壓信息以及所述第二位元的
電壓信息進行耦合，并通過所述輸出端輸出耦合后的電壓信號。
2.根據權利要求1所述的讀取電路，其特征在于，還包括：輸入平衡電
路；所述輸入平衡電路包括：第一端口、第二端口以及控制端；所述第一端
口與所述第一輸入端連接，所述第二端口與所述第二輸入端連接；
其中，所述控制端接入均壓控制信號，所述均壓控制信號用于將所述第
一端口與所述第二端口的電壓均設置為預設電壓；所述耦合電路在所述第一
端口與所述第二端口的電壓均為所述預設電壓后讀取所述第一位元的電壓信
息與第二位元的電壓信息。
3.根據權利要求2所述的讀取電路，其特征在于，所述位線選擇電路包
括：第一開關管以及第二開關管；
其中，所述第一開關管的源極與所述第一位元連接，其漏極與所述第一
輸入端連接；所述第二開關管的源極與所述第二位元連接，其漏極與所述第
二輸入端連接；所述第一開關管與所述第二開關的柵極均接入位線選擇信號，
所述位線選擇信號用于控制所述第一開關管與所述第二開關管同時導通或是
同時斷開。
4.根據權利要求2所述的讀取電路，其特征在于，所述輸入平衡電路為
第三開關管，所述第三開關管的源極與所述第一輸入端連接，其漏極與所述
第二輸入端連接，其柵極接入所述均壓控制信號。
5.根據權利要求2所述的讀取電路，其特征在于，所述輸入平衡電路包
括：第四開關管和第五開關管；
其中，所述第四開關管的源極與所述第五開關管的源極均與第一電壓源
連接，二者的柵極均接入所述均壓控制信號；所述第四開關管的漏極與所述
第一輸入端連接，所述第五開關管的漏極與所述第二輸入端連接。
6.根據權利要求2所述的讀取電路，其特征在于，所述耦合電路包括：
第一放大器、第六開關管以及第七開關管；
所述第六開關管的漏...
【專利技術屬性】
技術研發人員：陳巍巍，陳嵐，楊詩洋，龍爽，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：北京;11
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。