半導體構造及形成導電觸點的方法技術

一些實施例包含形成導電觸點的方法。穿過絕緣材料形成到導電結構的開口。在所述開口的底部區域內形成導電插塞。形成間隔物以給所述開口的上部區域的橫向外圍加襯，且使所述插塞的上部表面的內部部分暴露。抵靠所述插塞的所述上部表面的所述內部部分形成導電材料。一些實施例包含具有在絕緣堆疊內且抵靠含銅材料的導電插塞的半導體構造。間隔物在所述插塞的上部表面的外部部分上方，且不直接在所述上部表面的內部部分上面。導電材料在所述插塞的所述上部表面的所述內部部分上方，且抵靠所述間隔物的內部橫向表面。

【技術實現步驟摘要】
【國外來華專利技術】
半導體構造及形成導電觸點的方法。
技術介紹
存儲器通常經并入到集成電路中。存儲器可(舉例來說)在計算機系統中用于存儲數據。存儲器可提供為存儲器單元的大陣列?？煽缭剿鲫嚵刑峁┳志€及位線，使得可通過字線與位線的組合來唯一地尋址個別存儲器單元。眾多類型的存儲器為可用的。存儲器的實例性類別為電阻式隨機存取存儲器(RRAM)，其在現有及未來數據存儲需求中的利用為受關注的。RRAM利用具有在電阻率方面相對于彼此不同的兩個或兩個以上穩定狀態的可編程材料?？捎糜赗RAM中的存儲器單元的實例性類型為相變存儲器(PCM)單元、可編程金屬化單元(PMC)、導電橋接隨機存取存儲器(CBRAM)單元、納米橋存儲器單元、電解質存儲器單元、二元氧化物單元以及多層氧化物單元(舉例來說，利用多價氧化物的單元)。所述存儲器單元類型并不相互排斥。舉例來說，CBRAM及PMC為重疊的類別組。集成電路制作的持續目標為增加集成水平(即，將電路按比例縮放到較小尺寸)。字線及位線可隨著增加的集成水平而跨越存儲器陣列變得日益緊密包裝。字線及位線與存儲器陣列外部的電路電耦合且用于在讀取/寫入操作期間傳送去往及來自存儲器陣列的電信號。在增加存儲器之集成水平方面遇到困難，這是因為形成從存儲器陣列外部的電路到字線及位線的適合連接變得日益困難。期望開發適合于形成到字線及位線的連接的新架構，以及制作此類架構的新方法。也期望此類架構適合于形成到集成電路組件而非>字線及位線的連接。附圖說明圖1是集成式存儲器陣列的圖解性俯視圖。圖2是沿著圖1的線2-2的橫截面側視圖。圖3到8及10到12是實例性實施例的各個處理階段處的半導體構造的圖解性橫截面圖。圖9是圖8的構造的圖解性俯視圖(其中圖8的視圖是沿著圖9的線8-8)。圖13是繼圖11的處理階段之后的處理階段處的構造的圖解性俯視圖。圖14是繼圖13的處理階段之后的處理階段處的構造的圖解性俯視圖，且是圖12的處理階段處的構造的俯視圖(其中圖12的視圖是沿著圖14的線12-12)。圖15及16是用于利用具有存儲器陣列的圖12的結構的實例性實施例的圖解性橫截面圖。圖17到20是在另一實例性實施例的各個處理階段處的半導體構造的圖解性橫截面圖。圖17的處理階段可跟在圖4的處理階段之后。圖21是另一實例性實施例的處理階段處的半導體構造的圖解性橫截面圖。圖21的處理階段可跟在圖10的處理階段之后。圖22是圖21的構造的圖解性俯視圖，其中圖21的構造是沿著圖22的線21-21。圖23及24是根據實例性實施例的繼圖22的處理階段之后的處理階段處展示的圖22的構造的圖解性俯視圖。圖25是圖24的構造的橫截面側視圖，其中圖25的視圖是沿著圖24的線25-25。具體實施方式在一些實施例中，本專利技術包含形成高度集成式結構與此類高度集成式結構外圍的電路之間的電觸點的新方法，且包含通過此類方法形成的新結構配置。所述高度集成式結構可包含導電線，例如，舉例來說，信號線及/或信號線的總線。在一些實施例中，所述高度集成式結構可包含存取線(即，字線)及/或數據線(即，位線)。參考圖1到25來描述實例性實施例。參考圖1及2，以俯視圖(圖1)及橫截面側視圖(圖2)展示實例性實施例存儲器陣列10的一部分。所述存儲器陣列包括沿著第一方向延伸的第一系列的線12到14，以及沿著實質上正交于所述第一方向的第二方向延伸的第二系列的線15到17。術語“實質上正交”意指所述第一方向與所述第二方向在制作及測量的合理公差內正交于彼此。在一些實施例中，第一系列的線(12到14)可對應于字線，且第二系列的線(15到17)可對應于位線，或反之亦然。存儲器單元18到26形成于字線與位線彼此交叉的區域處。存儲器單元可包括任何適合配置，且在一些實施例中可對應于RRAM單元；例如，舉例來說，PCM單元、PMC單元、CBRAM單元等。在一些實施例中，除了存儲器單元，其它結構也可在字線與位線之間。舉例來說，選擇裝置(例如，舉例來說，二極管、晶體管、切換器等)可鄰近存儲器單元以限制去往及/或來自所述存儲器單元的泄漏。字線及位線通過用方框27到32一般性圖解說明的觸點連接到外圍電路。所述外圍電路通常將處于比所述字線及位線寬松的間距處(即，將為較不高度集成的)，且可在嘗試電耦合相對寬松間隔的外圍電路與相對緊密間隔的字線及位線的現有技術處理中遇到問題。已經開發用于此耦合的各種架構特征，包含所謂的鯊魚顎特征、樓梯特征、凹穴特征等。然而，所有此類架構特征消耗相當大半導體面積，且因此期望開發用于耦合外圍電路與字線及位線的新方法。盡管開發用于建立存儲器陣列的外圍電路與字線及位線之間的耦合的各個實施例，但應理解，本文中描述的各個結構及方法可應用于其它應用。在一些實施例中，與本專利技術相關的耦合與利用此耦合的裝置/應用的類型無關。在一些應用中，本文中描述的各個耦合結構及方法可對耦合載運(例如)信號總線中及/或模擬電路中的邏輯及/或模擬信號的線尤其有用。參考圖3到16描述形成觸點的實例性實施例方法。圖3展示包括在電絕緣材料44內的導電結構42的構造40。所述導電結構可為延伸進及延伸出相對于圖3的橫截面圖的頁的線的部分，且在一些實施例中可被存儲器陣列外圍的電路所包括。在所展示的實施例中，導電結構42包括圍繞第二導電材料48延伸的第一導電材料46。第二導電材料48可包括銅、本質上由銅組成或由銅組成；且第一導電材料46可為防止從所述第一材料到電絕緣材料44的銅擴散的勢壘層。眾多導電銅勢壘材料為已知的，且此類材料可包括(舉例來說)釕、鉑、銥、鉭等。盡管所展示的導電結構42包括兩種材料，但在其它實施例中，所述導電結構可僅包括單一導電組合物，且在又其它實施例中，所述導電結構可包括兩種以上材料。此外，盡管銅被描述為用于所述導電結構的適合材料，但應理解，可在所述導電結構中利用任何適合材料，包含(舉例來說)以下各項中的一者或多者：各種金屬(舉例來說，鎢、鈦等)、含金屬組合物(舉例來說，金屬氮化物、金屬碳化物、金屬硅化物等)，以及經導電摻雜半導體材料(舉例來說，經導電摻雜硅、經導電摻雜鍺等)。電絕緣材料44可包括任何適合組合物或組合物的組合；包含(舉例來說)二氧化硅、氮化硅、金屬氧化物(例如，氧化鋁)等中的一者或多者。所述電絕緣材料44由基底50支撐?；?0可包括半導體材料，且在一些實施例中可包括單晶硅、本質上由單晶硅組成或由單晶硅組成。在一些實施例中，基本文檔來自技高網...

【技術保護點】
一種形成導電觸點的方法，其包括：穿過電絕緣材料形成到導電結構的開口；在所述開口的底部區域內形成導電插塞；形成間隔物以給所述開口的上部區域的橫向外圍加襯；所述間隔物是在所述導電插塞的上部表面的外部部分上方且使所述上部表面的內部部分暴露；在所述開口的所述經加襯上部區域內且直接抵靠所述導電插塞的所述上部表面的所述內部部分形成導電材料；及形成跨越所述電絕緣材料及所述開口內的所述導電材料而延伸且與所述開口內的所述導電材料電耦合的導電線。

【技術特征摘要】
【國外來華專利技術】2013.08.26 US 13/975,5031.一種形成導電觸點的方法，其包括：
穿過電絕緣材料形成到導電結構的開口；
在所述開口的底部區域內形成導電插塞；
形成間隔物以給所述開口的上部區域的橫向外圍加襯；所述間隔物是在所述導電插
塞的上部表面的外部部分上方且使所述上部表面的內部部分暴露；
在所述開口的所述經加襯上部區域內且直接抵靠所述導電插塞的所述上部表面的
所述內部部分形成導電材料；及
形成跨越所述電絕緣材料及所述開口內的所述導電材料而延伸且與所述開口內的
所述導電材料電耦合的導電線。
2.根據權利要求1所述的方法，其中所述導電線為位線或字線，且經并入到存儲
器陣列中。
3.根據權利要求2所述的方法，其中所述存儲器陣列為RRAM陣列。
4.根據權利要求1所述的方法，其中所述導電插塞由單一含金屬材料組成。
5.根據權利要求1所述的方法，其中所述導電插塞由氮化鈦組成，且直接抵靠所
述導電結構的銅。
6.根據權利要求1所述的方法，其中所述導電插塞包括兩種或兩種以上含金屬材
料。
7.根據權利要求1所述的方法，其中所述導電材料由單一導電組合物組成。
8.根據權利要求1所述的方法，其中所述導電材料包括兩種或兩種以上導電組合
物。
9.根據權利要求1所述的方法，其中所述導電插塞包括直接抵靠所述導電結構的

\t銅的氮化鈦，且包括直接抵靠所述氮化鈦的鎢。
10.根據權利要求9所述的方法，其中所述導電材料包括鎢。
11.根據權利要求1所述的方法，其中所述開口的變窄上部區域包括第一寬度，且
其中所述導電線包括大于所述第一寬度的第二寬度。
12.一種形成導電觸點的方法，其包括
在含銅材料上方提供堆疊，所述堆疊包括在電絕緣銅勢壘材料上方的電絕緣材料；
穿過所述堆疊形成到所述含銅材料的開口；
在所述開口的底部區域內形成導電插塞；
形成間隔物以給所述開口的上部區域的橫向外圍加襯；所述間隔物是在所述導電插
塞的上部表面的外部部分上方且使所述上部表面的內部部分暴露；及
在所述開口的所述經加襯上部區域內且直接抵靠所述導電插塞的所述上部表面的
所述內部部分形成導電材料。
13.根據權利要求12所述的方法，其中所述導電插塞由單一含金屬材料組成。
14.根據權利要求12所述的方法，其中所述導電插塞由氮化鈦組成。
15.根據權利要求12所述的方法，其中所述導電插塞包括兩種或兩種以上含金屬
材料。
16.根據權利要求12所述的方法，其中所述導電插塞包括直接抵靠所述含銅材料
的氮化鈦，且包括直接抵靠所述氮化鈦的鎢。
17.根據權利要求12所述的方法，其中所述在所述開口內形成所述導電材料包括
在所述堆疊上方且在所述開口內形成所述導電材料，且所述方法進一步包括從所述堆疊
上方移除所述導電材料，同時留下所述開口內的所述導電材料。
18.根據權利要求12所述的方法，其中所述在所述開口內形成所述導電材料包括
在所述堆疊上方且在所述開口內形成所述導電材料，且所述方法進一步包括將所述導電

\t材料圖案化成跨越所述堆疊且跨越所述開口內的所述導電材料的區域延伸的線。
19.一種形成導電觸點的方法，其包括
穿過電絕緣材料形成到導電材料的開口；
在所述開口的底部區域內形成導電插塞；
沿著所述開口的上部區域的橫向外圍形成間隔物以使所述開口的所述上部區域變
窄；所述間隔物是在所述導電插塞的上部表面的外部部分上方且使所述上部表面的內部
部分暴露；
在所述電絕緣材料上方且在所述開口的所述變窄上部區域內形成導電材料；所述導
電材料是直接抵靠所述導電插塞的所述上部表面的所述內部部分；及
將所述導電材料圖案...

【專利技術屬性】
技術研發人員：曾濤·T·劉，
申請(專利權)人：美光科技公司，
類型：發明
國別省市：美國;US