一種深溝槽功率MOS器件結構及其制備方法技術

本發(fā)明專利技術涉及半導體制造技術領域，尤其涉及一種深溝槽功率MOS器件結構及其制備方法，通過在做完體區(qū)離子注入和退火制程后，增加一道覆蓋式P型離子注入工藝，于N型保護環(huán)上部及相鄰N型保護環(huán)之間的P型輕摻雜外延層的上部形成P型輕摻雜區(qū)，以抵抗工藝中的N型離子污染，使器件外圍的隔離由于沒直接的大漏電路徑而得以保持正常的工作，從而提高了器件的性能。

【技術實現(xiàn)步驟摘要】

本專利技術涉及半導體制造
，尤其涉及一種深溝槽功率MOS器件結構及其制備方法。
技術介紹
隨著半導體技術的不斷發(fā)展，功率MOS晶體管器件以其輸入阻抗高、低損耗、開關速度快、無二次擊穿、安全工作區(qū)寬、動態(tài)性能好、易與前極耦合實現(xiàn)大電流化、轉換效率高等優(yōu)點，逐漸替代雙極型器件成為當今功率器件發(fā)展的主流。目前，在常規(guī)的深溝槽功率MOS器件工藝制備過程中，無塵室中會存在游離的N型離子。N型離子的來源有各單元制程的機臺，生產(chǎn)循環(huán)使用的擋空片，機臺維護過程中的異常處理，廠務的環(huán)境以及原物料的進料；N型游離離子在制程過程中會造成器件電性的漂移.特別是對P型MOS管而言，在做完體區(qū)(body)離子注入和退火后的制程后，到一定濃度比例的游離的N型離子在器件表面會形成很淡的N型界面，易導致MOS器件的終端區(qū)中外圍隔離結構失效，進而導致器件的漏電流偏大和耐壓偏低，這是本領域技術人員所不期望見到的。
技術實現(xiàn)思路
針對上述存在的問題，本專利技術公開了一種深溝槽功率MOS器件結構，包括：P型重摻雜襯底，所述P型重摻雜襯底上方分為元胞區(qū)和終端區(qū)；P型輕摻雜外延層，設置于所述P型重摻雜襯底之上；N型摻雜層，設置于所述元胞區(qū)的P型輕摻雜外延層之上；P型源區(qū)層，設置于所述N型摻雜層之上；若干元胞區(qū)溝槽，依次貫穿所述P型源區(qū)層和所述N型摻雜層，并設置于所述P型輕摻雜外延層中；若干終端區(qū)溝槽，設置于所述終端區(qū)的P型輕摻雜外延層中；若干N型保護環(huán)，設置于所述終端區(qū)的P型輕摻雜外延層中，且相鄰所述N型保護環(huán)之間的P型輕摻雜外延層的上部形成有P型輕摻雜區(qū)。上述的深溝槽功率MOS器件結構，其中，所述深溝槽功率MOS器件結構還包括：絕緣介質層，設置于所述若干元胞區(qū)溝槽和所述若干終端區(qū)溝槽的底部及其側壁表面上，并將所述P型源區(qū)層的上表面、所述N型保護環(huán)裸露的上表面以及所述P型輕摻雜區(qū)裸露的上表面均予以覆蓋；多晶硅層，設置于所述若干元胞區(qū)溝槽和所述若干終端區(qū)溝槽中，且所述多晶硅層的上表面低于所述P型源區(qū)層的上表面。上述的深溝槽功率MOS器件結構，其中，所述多晶硅層的上表面與所述P型源區(qū)層的上表面之間的高度差為10～50埃。上述的深溝槽功率MOS器件結構，其中，所述絕緣介質層為氧化層。上述的深溝槽功率MOS器件結構，其中，相鄰所述元胞區(qū)溝槽之間的N型摻雜層中均形成有N型體區(qū)接觸區(qū)。上述的深溝槽功率MOS器件結構，其中，所述深溝槽功率MOS器件結構還包括位于所述元胞區(qū)的若干元胞區(qū)接觸孔和位于所述終端區(qū)的若干終端區(qū)接觸孔：所述若干元胞區(qū)接觸孔貫穿位于所述P型源區(qū)層之上的所述絕緣介質層設置于所述N型體區(qū)接觸區(qū)中，且所述若干終端區(qū)接觸孔貫穿位于所述終端區(qū)溝槽之上的絕緣介質層設置于所述終端區(qū)溝槽內的多晶硅層中。上述的深溝槽功率MOS器件結構，其中，所述深溝槽功率MOS器件結構還包括：金屬，充滿所述若干元胞區(qū)接觸孔和所述若干終端區(qū)接觸孔。本專利技術還公開了一種深溝槽功率MOS器件結構的制備方法，包括如下步驟：提供一包括元胞區(qū)和終端區(qū)的半導體結構，所述半導體結構包括P型重摻雜襯底和位于所述P型重摻雜襯底之上的P型輕摻雜外延層；對所述半導體結構進行溝槽刻蝕工藝，以于所述元胞區(qū)的P型輕摻雜外延層中形成若干元胞區(qū)溝槽，于所述終端區(qū)的P型輕摻雜外延層中形成若干終端區(qū)溝槽；于所述終端區(qū)的P型輕摻雜外延層中形成若干N型保護環(huán)；于所述若干元胞區(qū)溝槽和終端區(qū)溝槽中形成多晶硅層；進行體區(qū)注入工藝以于所述元胞區(qū)的所述P型輕摻雜外延層上部形成N型體區(qū)摻雜區(qū)；對所述半導體結構進行P型離子注入工藝以于所述N型體區(qū)摻雜區(qū)的上部形成第一P型輕摻雜區(qū)，于相鄰所述N型保護環(huán)之間的P型輕摻雜外延層的上部形成第二P型輕摻雜區(qū)；繼續(xù)后續(xù)的深溝槽功率MOS器件結構的制備工藝。上述的深溝槽功率MOS器件結構的制備方法，其中，所述溝槽刻蝕工藝包括：于所述P型輕摻雜外延層之上形成具有溝槽圖形的硬掩膜；以所述硬掩膜為掩膜刻蝕所述P型輕摻雜外延層以形成所述元胞區(qū)溝槽和所述終端區(qū)溝槽。上述的深溝槽功率MOS器件結構的制備方法，其中，所述硬掩膜為氧化物、氮化物以及氧化物形成的疊層結構。上述的深溝槽功率MOS器件結構的制備方法，其中，所述于所述若干元胞區(qū)溝槽和終端區(qū)溝槽中形成多晶硅層的步驟包括：制備柵極介質層覆蓋所述若干元胞區(qū)溝槽和所述若干終端區(qū)溝槽的底部及其側壁表面上，并將所述P型輕摻雜外延層的上表面予以覆蓋；沉積多晶硅層以充滿所述若干元胞區(qū)溝槽和終端區(qū)溝槽，并覆蓋所述柵極介質層裸露的上表面；回刻所述多晶硅層，以使得所述多晶硅層的上表面低于所述P型輕摻雜外延層的上表面；上述的深溝槽功率MOS器件結構的制備方法，其中，所述多晶硅層的上表面與所述P型輕摻雜外延層的上表面之間的高度差為10～50埃。上述的深溝槽功率MOS器件結構的制備方法，其中，所述繼續(xù)后續(xù)的功率MOS器件的制備工藝包括如下步驟：于相鄰所述元胞區(qū)溝槽之間的所述N型體區(qū)摻雜區(qū)的上部形成P型源區(qū)，所述P型源區(qū)覆蓋所述第一P型輕摻雜區(qū)；于所述半導體結構之上形成絕緣介質層；按照從上至下的順序依次刻蝕所述絕緣介質層、所述P型源區(qū)至所述N型體區(qū)摻雜區(qū)中停止以形成元胞區(qū)接觸孔，并刻蝕位于所述終端區(qū)溝槽之上的絕緣介質層至所述終端區(qū)溝槽內的多晶硅層中停止以形成終端區(qū)接觸孔。通過所述元胞區(qū)接觸孔對所述N型體區(qū)摻雜區(qū)進行孔注入工藝，并通過所述終端區(qū)接觸孔對所述終端區(qū)溝槽內的多晶硅層進行孔注入工藝，以于所述元胞區(qū)接觸孔和終端區(qū)接觸孔的底部周圍形成N型體區(qū)接觸區(qū)；于所述接觸孔中沉積金屬以形成所述功率MOS器件。上述專利技術具有如下優(yōu)點或者有益效果：本專利技術公開了一種深溝槽功率MOS器件結構及其制備方法，通過在做完體區(qū)離子注入和退火后制程，增加一道覆蓋式(blanket)P型離子注入工藝，于N型保護環(huán)上部及相鄰N型保護環(huán)之間的P型輕摻雜外延層的上部形成P型輕摻雜區(qū)，以抵抗工藝中的N型離子污染，使器件外圍的隔離由于沒直接的大漏電路徑而得以保持正常的工作，從而提高了器件的性能。附圖說明通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本專利技術及其特征、外形和優(yōu)點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。并未可以按照比例繪制附圖，重點在于示出本專利技術的主旨。圖1是本專利技術實施例中深溝槽功率MOS器件結構的示意圖；圖2是本專利技術實施例中深溝槽功率MOS器件結構的方法流程圖；圖3～17是本專利技術實施例中深溝槽功率MOS器件結構的制備方法的流程結構示意圖。具體實施方式下面結合附圖和具體的實施例對本專利技術作進一步的說明，但是不作為本專利技術的限定。實施例一：如圖1所示，本實施例涉及本專利技術公開了一種深溝槽功率MOS器件結構，具體的，該深溝槽功率MOS器件結構包括上方分為元胞區(qū)和終端區(qū)的P型重摻雜襯底100、設置于P型重摻雜襯底100之上的P型輕摻雜外延層101(例如P-硅層)，設置于元胞區(qū)的P型輕摻雜外延層101之上的N型摻雜層102、設置于N型摻雜層102之上的P型源區(qū)層103、依次貫穿P型源區(qū)層103和N型摻雜層102，并設置于元胞區(qū)的P型輕摻雜外延層101中的若干元胞區(qū)溝槽104、設置于終端區(qū)的P型輕摻雜外延層101中的若干終端區(qū)溝槽105以及設置于終端區(qū)的P型輕摻雜外延層101中的若干N型保護環(huán)1本文檔來自技高網(wǎng)...

【技術保護點】
一種深溝槽功率MOS器件結構，其特征在于，包括：P型重摻雜襯底，所述P型重摻雜襯底上方分為元胞區(qū)和終端區(qū)；P型輕摻雜外延層，設置于所述P型重摻雜襯底之上；N型摻雜層，設置于所述元胞區(qū)的P型輕摻雜外延層之上；P型源區(qū)層，設置于所述N型摻雜層之上；若干元胞區(qū)溝槽，依次貫穿所述P型源區(qū)層和所述N型摻雜層，并設置于所述P型輕摻雜外延層中；若干終端區(qū)溝槽，設置于所述終端區(qū)的P型輕摻雜外延層中；若干N型保護環(huán)，設置于所述終端區(qū)的P型輕摻雜外延層中，且相鄰所述N型保護環(huán)之間的P型輕摻雜外延層的上部形成有P型輕摻雜區(qū)。

【技術特征摘要】
1.一種深溝槽功率MOS器件結構，其特征在于，包括：P型重摻雜襯底，所述P型重摻雜襯底上方分為元胞區(qū)和終端區(qū)；P型輕摻雜外延層，設置于所述P型重摻雜襯底之上；N型摻雜層，設置于所述元胞區(qū)的P型輕摻雜外延層之上；P型源區(qū)層，設置于所述N型摻雜層之上；若干元胞區(qū)溝槽，依次貫穿所述P型源區(qū)層和所述N型摻雜層，并設置于所述P型輕摻雜外延層中；若干終端區(qū)溝槽，設置于所述終端區(qū)的P型輕摻雜外延層中；若干N型保護環(huán)，設置于所述終端區(qū)的P型輕摻雜外延層中，且相鄰所述N型保護環(huán)之間的P型輕摻雜外延層的上部形成有P型輕摻雜區(qū)。2.如權利要求1所述的深溝槽功率MOS器件結構，其特征在于，所述深溝槽功率MOS器件結構還包括：絕緣介質層，設置于所述若干元胞區(qū)溝槽和所述若干終端區(qū)溝槽的底部及其側壁表面上，并將所述P型源區(qū)層的上表面、所述N型保護環(huán)裸露的上表面以及所述P型輕摻雜區(qū)裸露的上表面均予以覆蓋；多晶硅層，設置于所述若干元胞區(qū)溝槽和所述若干終端區(qū)溝槽中，且所述多晶硅層的上表面低于所述P型源區(qū)層的上表面。3.如權利要求2所述的深溝槽功率MOS器件結構，其特征在于，所述多晶硅層的上表面與所述P型源區(qū)層的上表面之間的高度差為10～50埃。4.如權利要求2所述的深溝槽功率MOS器件結構，其特征在于，所述絕緣介質層為氧化層。5.如權利要求2所述的深溝槽功率MOS器件結構，其特征在于，相鄰所述元胞區(qū)溝槽之間的N型摻雜層中均形成有N型體區(qū)接觸區(qū)。6.如權利要求5所述的深溝槽功率MOS器件結構，其特征在于，所述深溝槽功率MOS器件結構還包括位于所述元胞區(qū)的若干元胞區(qū)接觸孔和位于所述終端區(qū)的若干終端區(qū)接觸孔：所述若干元胞區(qū)接觸孔貫穿位于所述P型源區(qū)層之上的所述絕緣介質層設置于所述N型體區(qū)接觸區(qū)中，且所述若干終端區(qū)接觸孔貫穿位于所述終端區(qū)溝槽之上的絕緣介質層設置于所述終端區(qū)溝槽內的多晶硅層中。7.如權利要求6所述的深溝槽功率MOS器件結構，其特征在于，所述深溝槽功率MOS器件結構還包括：金屬，充滿所述若干元胞區(qū)接觸孔和所述若干終端區(qū)接觸孔。8.一種深溝槽功率MOS器件結構的制備方法，其特征在于，包括如下步驟：提供一包括元胞區(qū)和終端區(qū)的半導體結構，所述半導體結構包括P型重摻雜襯底和位于所述P型重摻雜襯底之上的P型輕摻雜外延層；對所述半導體結構進行溝槽刻蝕工藝，以于所述元胞區(qū)的P型輕摻雜外延層中形成若干元胞區(qū)溝槽，于所述終端區(qū)的P型輕摻雜外延層中...

【專利技術屬性】
技術研發(fā)人員：周秀蘭，蔣正洋，陳逸清，
申請(專利權)人：中航重慶微電子有限公司，
類型：發(fā)明
國別省市：重慶;50