一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)、方法及裝置制造方法及圖紙

本發(fā)明專利技術(shù)實(shí)施例公開(kāi)了一種驗(yàn)鈔控制器的固件啟動(dòng)的方法、裝置及系統(tǒng)。該方法包括：從非易失存儲(chǔ)器中讀入所述第一DSP的固件信息，并通過(guò)所述第一DSP的通信接口將所述第一DSP的固件信息下載到所述第一DSP進(jìn)行運(yùn)行；從所述非易失存儲(chǔ)器中讀入所述第二DSP的固件信息，并通過(guò)所述第二DSP的通信接口將所述第二DSP的固件信息下載到所述第二DSP進(jìn)行運(yùn)行；從所述非易失存儲(chǔ)器中讀入所述FPGA的固件信息，并通過(guò)所述FPGA的通信接口將所述FPGA的固件信息下載到所述FPGA進(jìn)行運(yùn)行。從而減少元器件、減少電路板面積、減少功耗；簡(jiǎn)化工廠燒錄方式；固件統(tǒng)一管理，簡(jiǎn)化升級(jí)方式，便于加密等處理。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)實(shí)施例涉及ATM機(jī)的
，尤其涉及一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)、方法及裝置。
技術(shù)介紹
驗(yàn)鈔器由多個(gè)控制設(shè)備組成，每個(gè)單獨(dú)的控制器均從各自的非易失性存儲(chǔ)設(shè)備中讀取固件信息，并加載到內(nèi)存中運(yùn)行。因此，需在每個(gè)控制器旁邊放置非易失存儲(chǔ)設(shè)備存儲(chǔ)相應(yīng)固件。該啟動(dòng)方式需要每個(gè)控制器具備一個(gè)非易失存儲(chǔ)設(shè)備，因此，會(huì)增加板塊體積、成本，并導(dǎo)致加工困難、固件升級(jí)/燒錄耗時(shí)以及固件管理復(fù)雜等問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)實(shí)施例的目的在于提出一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)、方法及裝置，旨在解決如何減少元器件、簡(jiǎn)化工廠燒錄方式以及統(tǒng)一固件管理的問(wèn)題。為達(dá)此目的，本專利技術(shù)實(shí)施例采用以下技術(shù)方案：第一方面，一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)，所述系統(tǒng)包括：ARM主控、非易失存儲(chǔ)器、第一DSP、第二DSP和FPGA；所述ARM主控與所述非易失存儲(chǔ)器連接，所述ARM主控與所述第一DSP連接；所述ARM主控與所述第二DSP連接；所述ARM主控與所述FPGA連接。第二方面，一種驗(yàn)鈔控制器的固件啟動(dòng)的方法，所述方法包括：在驗(yàn)鈔系統(tǒng)上電后，ARM主控運(yùn)行，啟動(dòng)加載程序；初始化第一DSP的通信接口、第二DSP的通信接口和FPGA的通信接口；所述ARM主控讀入所述非易失存儲(chǔ)器中的固件信息并運(yùn)行。優(yōu)選地，所述初始化第一DSP的通信接口，包括：從非易失存儲(chǔ)器中讀入所述第一DSP的固件信息，并通過(guò)所述第一DSP的通信接口將所述第一DSP的固件信息下載到所述第一DSP進(jìn)行運(yùn)行。優(yōu)選地，所述初始化第二DSP的通信接口，包括：從所述非易失存儲(chǔ)器中讀入所述第二DSP的固件信息，并通過(guò)所述第二DSP的通信接口將所述第二DSP的固件信息下載到所述第二DSP進(jìn)行運(yùn)行。優(yōu)選地，所述初始化FPGA的通信接口，包括：從所述非易失存儲(chǔ)器中讀入所述FPGA的固件信息，并通過(guò)所述FPGA的通信接口將所述FPGA的固件信息下載到所述FPGA進(jìn)行運(yùn)行。第三方面，一種驗(yàn)鈔控制器的固件啟動(dòng)的裝置，所述裝置包括：?jiǎn)?dòng)模塊，用于在驗(yàn)鈔系統(tǒng)上電后，ARM主控運(yùn)行，啟動(dòng)加載程序；初始化模塊，用于初始化第一DSP的通信接口、第二DSP的通信接口和FPGA的通信接口；運(yùn)行模塊，用于所述ARM主控讀入所述非易失存儲(chǔ)器中的固件信息并運(yùn)行。優(yōu)選地，所述初始化模塊，具體用于：從非易失存儲(chǔ)器中讀入所述第一DSP的固件信息，并通過(guò)所述第一DSP的通信接口將所述第一DSP的固件信息下載到所述第一DSP進(jìn)行運(yùn)行。優(yōu)選地，所述初始化模塊，還具體用于：從所述非易失存儲(chǔ)器中讀入所述第二DSP的固件信息，并通過(guò)所述第二DSP的通信接口將所述第二DSP的固件信息下載到所述第二DSP進(jìn)行運(yùn)行。優(yōu)選地，所述初始化模塊，還具體用于：從所述非易失存儲(chǔ)器中讀入所述FPGA的固件信息，并通過(guò)所述FPGA的通信接口將所述FPGA的固件信息下載到所述FPGA進(jìn)行運(yùn)行。本專利技術(shù)實(shí)施例提供一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)、方法及裝置，在驗(yàn)鈔系統(tǒng)上電后，ARM主控運(yùn)行，啟動(dòng)加載程序；初始化第一DSP的通信接口、第二DSP的通信接口和FPGA的通信接口；所述ARM主控讀入所述非易失存儲(chǔ)器中的固件信息并運(yùn)行。從而減少元器件,節(jié)省器件成本、減少電路板面積、節(jié)省電路板成本、減少功耗、降低加工難度；簡(jiǎn)化工廠燒錄方式，節(jié)省人工成本；固件統(tǒng)一管理，簡(jiǎn)化升級(jí)方式，便于加密等處理。附圖說(shuō)明圖1是本專利技術(shù)實(shí)施例提供的一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)的結(jié)構(gòu)示意圖；圖2是本專利技術(shù)實(shí)施例提供的一種驗(yàn)鈔控制器的固件啟動(dòng)的方法的流程示意圖；圖3是本專利技術(shù)實(shí)施例提供的一種驗(yàn)鈔控制器的固件啟動(dòng)的裝置的功能模塊示意圖。具體實(shí)施方式下面結(jié)合附圖和實(shí)施例對(duì)本專利技術(shù)實(shí)施例作進(jìn)一步的詳細(xì)說(shuō)明。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋本專利技術(shù)實(shí)施例，而非對(duì)本專利技術(shù)實(shí)施例的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與本專利技術(shù)實(shí)施例相關(guān)的部分而非全部結(jié)構(gòu)。參考圖1，圖1是本專利技術(shù)實(shí)施例提供的一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)的結(jié)構(gòu)示意圖。如圖1所示，所述驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)包括：高級(jí)精簡(jiǎn)指令系統(tǒng)集計(jì)算機(jī)ARM主控101、非易失存儲(chǔ)器102、第一數(shù)字信號(hào)處理器DSP103、第二DSP104和現(xiàn)場(chǎng)可編程門(mén)陣列FPGA105；所述ARM主控101與所述非易失存儲(chǔ)器102連接，所述ARM主控101與所述第一DSP103連接；所述ARM主控101與所述第二DSP連接104；所述ARM主控104與所述FPGA105連接。參考圖2，圖2是本專利技術(shù)實(shí)施例提供的一種驗(yàn)鈔控制器的固件啟動(dòng)的方法的流程示意圖。如圖2所示，所述驗(yàn)鈔控制器的固件啟動(dòng)的方法包括：步驟201，在驗(yàn)鈔系統(tǒng)上電后，ARM主控運(yùn)行，啟動(dòng)加載程序；步驟202，初始化第一DSP的通信接口、第二DSP的通信接口和FPGA的通信接口；優(yōu)選地，所述初始化第一DSP的通信接口，包括：從非易失存儲(chǔ)器中讀入所述第一DSP的固件信息，并通過(guò)所述第一DSP的通信接口將所述第一DSP的固件信息下載到所述第一DSP進(jìn)行運(yùn)行。優(yōu)選地，所述初始化第二DSP的通信接口，包括：從所述非易失存儲(chǔ)器中讀入所述第二DSP的固件信息，并通過(guò)所述第二DSP的通信接口將所述第二DSP的固件信息下載到所述第二DSP進(jìn)行運(yùn)行。優(yōu)選地，所述初始化FPGA的通信接口，包括：從所述非易失存儲(chǔ)器中讀入所述FPGA的固件信息，并通過(guò)所述FPGA的通信接口將所述FPGA的固件信息下載到所述FPGA進(jìn)行運(yùn)行。具體的，第一DSP初始化McBSP通信接口，ARM主控讀取非易失性存儲(chǔ)器中第一DSP固件信息并通過(guò)McBSP接口下載到第一DSP中進(jìn)行運(yùn)行。第二DSP初始化McBSP通信接口，ARM主控讀取非易失性存儲(chǔ)器中第二DSP固件信息并通過(guò)McBSP接口下載到第二DSP中進(jìn)行運(yùn)行。FPGA初始化并行通信接口，ARM主控讀取非易失性存儲(chǔ)器中FPGA固件信息并通過(guò)并行通信接口下載到FPGA中進(jìn)行運(yùn)行。步驟203，所述ARM主控讀入所述非易失存儲(chǔ)器中的固件信息并運(yùn)行。本專利技術(shù)實(shí)施例提供一種驗(yàn)鈔控制器的固件啟動(dòng)的方法，從非易失存儲(chǔ)器中讀入所述第一DSP的固件信息，并通過(guò)所述第一DSP的通信接口將所述第一DSP的固件信息下載到所述第一DSP進(jìn)行運(yùn)行；從所述非易失存儲(chǔ)器中讀入所述第二DSP的固件信息，并通過(guò)所述第二DSP的通信接口將所述第二DSP的固件信息下載到所述第二DSP進(jìn)行運(yùn)行；從所述非易失存儲(chǔ)器中讀入所述FPGA的固件信息，并通過(guò)所述FPGA的通信接口將所述FPGA的固件信息下載到所述FPGA進(jìn)行運(yùn)行。從而減少元器件、減少電路板面積、減少功耗；簡(jiǎn)化工廠燒錄方式；固件統(tǒng)一管理，簡(jiǎn)化升級(jí)方式，便于加密等處理。參考圖3，圖3是本專利技術(shù)實(shí)施例提供的一種驗(yàn)鈔控制器的固件啟動(dòng)的裝置的功能模塊示意圖。如圖3所示，所述驗(yàn)鈔控制器的固件啟動(dòng)的裝置包括：?jiǎn)?dòng)模塊301，用于在驗(yàn)鈔系統(tǒng)上電后，ARM主控運(yùn)行，啟動(dòng)加載程序；初始化模塊302，用于初始化第一DSP的通信接口、第二DSP的通信接口和FPGA的通信接口；優(yōu)選地，所述初始化模塊302，具體用于：從非易失存儲(chǔ)器中讀入所述第一DSP的固件信息，并通過(guò)所述第一DSP的通信接口將所述第一DSP的固件信息下載到所述第一DSP進(jìn)行運(yùn)行。優(yōu)選地，所述初始化模塊302，還具體用于：本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)，其特征在于，所述系統(tǒng)包括：ARM主控、非易失存儲(chǔ)器、第一DSP、第二DSP和FPGA；所述ARM主控與所述非易失存儲(chǔ)器連接，所述ARM主控與所述第一DSP連接；所述ARM主控與所述第二DSP連接；所述ARM主控與所述FPGA連接。

【技術(shù)特征摘要】
1.一種驗(yàn)鈔控制器的固件啟動(dòng)的系統(tǒng)，其特征在于，所述系統(tǒng)包括：ARM主控、非易失存儲(chǔ)器、第一DSP、第二DSP和FPGA；所述ARM主控與所述非易失存儲(chǔ)器連接，所述ARM主控與所述第一DSP連接；所述ARM主控與所述第二DSP連接；所述ARM主控與所述FPGA連接。2.一種驗(yàn)鈔控制器的固件啟動(dòng)的方法，其特征在于，所述方法包括：在驗(yàn)鈔系統(tǒng)上電后，ARM主控運(yùn)行，啟動(dòng)加載程序；初始化第一DSP的通信接口、第二DSP的通信接口和FPGA的通信接口；所述ARM主控讀入所述非易失存儲(chǔ)器中的固件信息并運(yùn)行。3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述初始化第一DSP的通信接口，包括：從非易失存儲(chǔ)器中讀入所述第一DSP的固件信息，并通過(guò)所述第一DSP的通信接口將所述第一DSP的固件信息下載到所述第一DSP進(jìn)行運(yùn)行。4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述初始化第二DSP的通信接口，包括：從所述非易失存儲(chǔ)器中讀入所述第二DSP的固件信息，并通過(guò)所述第二DSP的通信接口將所述第二DSP的固件信息下載到所述第二DSP進(jìn)行運(yùn)行。5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述初始化FPGA的通信接口，包括：從...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：高銳，
申請(qǐng)(專利權(quán))人：深圳怡化電腦股份有限公司，深圳市怡化時(shí)代科技有限公司，深圳市怡化金融智能研究院，
類型：發(fā)明
國(guó)別省市：廣東;44