本發(fā)明專利技術(shù)公開了一種基于ARM?CortexM4內(nèi)核處理器的在線調(diào)試系統(tǒng)，包括一臺上位機和多臺下位機(采用CortexM4內(nèi)核處理器)，上位機與下位機通過以太網(wǎng)通信。本發(fā)明專利技術(shù)調(diào)試系統(tǒng)使用CortexM4處理器的DMA功能，可在極小影響主程序運行的情況下對程序中的全局變量進行高頻多次讀取并將數(shù)據(jù)打包通過以太網(wǎng)發(fā)送至上位機進行分析；故本發(fā)明專利技術(shù)可應(yīng)用于嵌入式系統(tǒng)調(diào)試，工程師使用本發(fā)明專利技術(shù)可以對嵌入式系統(tǒng)進行遠程實時調(diào)試，調(diào)試對原程序的運行的影響極小，并且可以同時調(diào)試多個嵌入式系統(tǒng)。
On line debugging system based on ARM CortexM4 kernel processor
The invention discloses a ARM online debugging system based on CortexM4 core processor, including a master computer and slave computers (using CortexM4 processor), host computer and slave computer through Ethernet communication. The present invention debug system using CortexM4 processor DMA function, in the main program with minimal impact on the global variables in the program and read many high frequency data package is analyzed via Ethernet to send to the host computer; and the invention can be used in embedded system debugging, engineers use the invention can perform real-time remote debugging the embedded system debugging, effects on the original program is extremely small, and can also debug multiple embedded system.
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)屬于嵌入式系統(tǒng)調(diào)試
，具體涉及一種基于ARMCortexM4內(nèi)核處理器的在線調(diào)試系統(tǒng)。
技術(shù)介紹
當前嵌入式系統(tǒng)發(fā)展迅速，現(xiàn)有嵌入式設(shè)備通過串口或JTAG、TRACE等工具進行調(diào)試，需要工程師到達現(xiàn)場進行調(diào)試，難以實現(xiàn)遠程監(jiān)控調(diào)試，帶來極大不便。同時在調(diào)試過程中往往因為中斷或讀取的處理需要占用CPU資源，使得調(diào)試時無法對內(nèi)存進行高頻多次的采樣，程序員無法分析內(nèi)存變量在運行時的實時變化情況，且難以對多個嵌入式系統(tǒng)同時調(diào)試，進行對比分析。調(diào)試線路安裝復(fù)雜，實時調(diào)試會影響主程序正常運行從而影響主電路工作，遠程監(jiān)控調(diào)試的需求增加，程序運行過程中等問題，使得工程師需要一種便捷、可以遠程實時監(jiān)控調(diào)試、對芯片主程序運行干擾極小的調(diào)試系統(tǒng)。
技術(shù)實現(xiàn)思路
鑒于上述，本專利技術(shù)提供了一種基于ARMCortexM4內(nèi)核處理器的在線調(diào)試系統(tǒng)，通過在連接以太網(wǎng)的ARMCortexM4處理器中植入調(diào)試程序作為其前置程序，外接網(wǎng)線，與上位機軟件進行以太網(wǎng)通信。一種基于ARMCortexM4內(nèi)核處理器的在線調(diào)試系統(tǒng)，包括一臺上位機和多臺下位機，所述下位機采用ARMCortexM4內(nèi)核處理器作為處理核心，該內(nèi)核處理器擁有工作于雙緩沖模式下的DMA(DirectMemoryAccess，直接內(nèi)存訪問)模塊，同時還存儲有調(diào)試程序且該調(diào)試程序作為內(nèi)核處理器的前置程序配合上位機用以對下位機所屬的嵌入式系統(tǒng)進行在線實時調(diào)試；所述上位機與下位機通過以太網(wǎng)通信且上位機可連續(xù)讀取下位機主程序中的任一全局變量，進而對其進行篩選、制表及制圖的操作，以供調(diào)試員進行分析。所述上位機讀取下位機主程序中全局變量的具體實現(xiàn)過程如下：上位機打開下位機主程序編譯后生成的全局變量地址分配文件，可獲取得到每個全局變量對應(yīng)的地址，從中找出所要讀取的全局變量地址，并將該地址通過UDP(UserDatagramProtocol，用戶數(shù)據(jù)報協(xié)議)數(shù)據(jù)報文發(fā)送給相應(yīng)的下位機，UDP數(shù)據(jù)報文中同時還包含有上位機所要求的讀取頻率和讀取次數(shù)；下位機接收到上位機發(fā)送的UDP數(shù)據(jù)報文后進行處理，將DMA模塊的源地址設(shè)為上位機所要讀取的全局變量地址，目標地址設(shè)為以太網(wǎng)發(fā)送緩沖區(qū)D1的地址；進而下位機開啟定時器，定時器每隔一段時間觸發(fā)一次DMA模塊，DMA模塊被觸發(fā)后對源地址中的全局變量進行讀取并將其存至緩沖區(qū)D1中；當緩沖區(qū)D1存滿數(shù)據(jù)后下位機自動切換DMA模塊的目標地址為以太網(wǎng)發(fā)送緩沖區(qū)D2的地址并繼續(xù)執(zhí)行讀取操作，同時觸發(fā)中斷將緩沖區(qū)D1中的數(shù)據(jù)通過UDP數(shù)據(jù)報文發(fā)送回上位機；當緩沖區(qū)D2存滿數(shù)據(jù)后下位機自動切換DMA模塊的目標地址為緩沖區(qū)D1的地址并觸發(fā)中斷將緩沖區(qū)D2中的數(shù)據(jù)通過UDP數(shù)據(jù)報文發(fā)送回上位機，依此反復(fù)切換直至所發(fā)送的數(shù)據(jù)量達到上位機的要求，關(guān)閉定時器停止讀取操作；上位機接收到完整的全局變量后，對其進行篩選、制表及制圖的操作，以供調(diào)試員進行分析。進一步地，所述上位機可以讀取下位機主程序編譯后生成的變量地址分配文件(.map文件)，獲取每個全局變量的對應(yīng)地址，可以將要讀取的全局變量的地址、要讀取的頻率和總次數(shù)等信息配置為UDP報文并發(fā)送至下位機，可以接收下位機傳送回的UDP數(shù)據(jù)報，并對接收到的數(shù)據(jù)進行一定的處理，包括篩選、制表、繪圖等。進一步地，所述下位機采用CortexM4內(nèi)核處理器，連接以太網(wǎng)，使用UDP協(xié)議與上位機進行通信，能夠接收上位機發(fā)送的UDP報文并對其進行解析，獲取上位機的命令要求，下位機處理器擁有DMA功能，DMA可工作于雙緩沖模式，DMA由定時器觸發(fā)工作，DMA在完成一定數(shù)量后地讀取后會觸發(fā)DMA中斷。進一步地，DMA的源地址為上位機發(fā)送的要調(diào)試的全局變量地址，目標地址為以太網(wǎng)發(fā)送緩沖區(qū)D1的地址，由定時器觸發(fā)DMA進行轉(zhuǎn)換，每完成一次讀取操作，目標地址自增1；緩沖區(qū)D1數(shù)據(jù)存滿后自動切換DMA的目標地址為緩沖區(qū)D2，同時觸發(fā)中斷通過以太網(wǎng)發(fā)送緩沖區(qū)D1內(nèi)容以UDP報文的形式傳至上位機；緩沖區(qū)D2數(shù)據(jù)存滿后自動切換DMA的目標地址為緩沖區(qū)D1并觸發(fā)中斷發(fā)送緩沖區(qū)D2內(nèi)容至上位機。進一步地，所述的上位機可以同時對多個下位機主程序的全局變量進行讀取，接收各個下位機返回的數(shù)據(jù)并進行對比分析。進一步地，所述下位機處理器在對全局變量進行實時讀取采樣時不占用CPU資源，不會影響用戶程序運行，讀取頻率可以達到1MHz；在通過以太網(wǎng)向上位機發(fā)送全局變量數(shù)據(jù)時，使用以太網(wǎng)DMA功能，即使數(shù)據(jù)量較大也不會影響用戶程序的正常運行。相比現(xiàn)有技術(shù)，本專利技術(shù)具有以下有益技術(shù)效果：(1)本專利技術(shù)使用配置于雙緩沖模式的DMA連續(xù)、高頻地讀取全局變量地值，并且極小程度地影響主程序運行。連續(xù)的變量值讀取使得工程師可以獲得一段時間內(nèi)變量的變化情況，進行制表制圖等操作可以讓調(diào)試工作變得更加簡易方便。(2)本專利技術(shù)使用網(wǎng)線通信，線路安裝簡單簡便。(3)本專利技術(shù)采用以太網(wǎng)的通信方式使得工程師可以遠程對嵌入式系統(tǒng)進行調(diào)試、監(jiān)控，更加方便快捷。(4)本專利技術(shù)系統(tǒng)一個上位機可同時調(diào)試多臺下位機，工程師可以對比分析各個下位機的全局變量。附圖說明圖1為下位機收到上位機發(fā)來的UDP數(shù)據(jù)包后進入中斷的流程示意圖。圖2為下位機DMA在完成一定數(shù)量后進入DMA中斷的流程示意框圖。具體實施方式為了更為具體地描述本專利技術(shù)，下面結(jié)合附圖及具體實施方式對本專利技術(shù)的技術(shù)方案進行詳細說明。本專利技術(shù)在線調(diào)試系統(tǒng)包括上位機和下位機，下位機采用ARMCortexM4內(nèi)核處理器，系統(tǒng)在連接以太網(wǎng)的ARMCortexM4內(nèi)核處理器中植入調(diào)試程序作為其前置程序，外接網(wǎng)線，與上位機軟件進行以太網(wǎng)通信，前置程序中包含LwIP協(xié)議程序、DMA配置程序、定時器配置程序等；下位機將一個DMA配置為雙緩沖模式，該DMA的源地址由上位機發(fā)送的數(shù)據(jù)幀決定，目標地址在以太網(wǎng)發(fā)送緩沖區(qū)1和緩沖區(qū)2之間相互切換，單次轉(zhuǎn)移的觸發(fā)源為一個特定定時器，定時頻率可達到1MHz。下位機在使用編譯軟件對主程序進行編譯后，會生成變量地址分配文件(.map文件)文件，其中包含各個全局變量和寄存器的地址；上位機通過讀取.map文件獲得每個全局變量的地址，工程師選擇要讀取的全局變量、要調(diào)試的下位機id以及需要讀取該變量的頻率、讀取的數(shù)量等參數(shù)，上位機生成UDP數(shù)據(jù)報發(fā)送給下位機。在下位機主程序運行過程中，當接收到上位機由以太網(wǎng)發(fā)送的命令時，進入UDP中斷，判斷該命令是否為有效命令，如有效則對該命令進行分析，否則不做處理并退出中斷。如要對全局變量進行寫入操作，則直接寫入要修改的值；如要對全局變量進行實時讀取操作，則將DMA的源地址設(shè)置為該全局變量的地址，設(shè)置好數(shù)據(jù)長度并開啟配置好的定時器，程序操作流程如圖1所示。DMA將自動在每次定時觸發(fā)后讀取源地址的數(shù)據(jù)并保存在緩沖區(qū)1中，待緩沖區(qū)1存放數(shù)據(jù)量達到要求后觸發(fā)DMA中斷通過以太網(wǎng)發(fā)送緩沖區(qū)1數(shù)據(jù)。與此同時DMA將自動把目標地址切換為緩沖區(qū)2并繼續(xù)讀取操作。下位機將交替發(fā)送緩沖區(qū)1和緩沖區(qū)2的數(shù)據(jù)，程序操作流程如圖2所示。下位機程序中包含調(diào)試初始化程序，以下為下位機調(diào)試程序的詳細說明：上電后進行以太網(wǎng)、LwIP協(xié)議棧、DMA和TIM的初始化操作。其中申請兩個pbuf以太網(wǎng)數(shù)結(jié)構(gòu)體p1、p2，兩個結(jié)構(gòu)體中的payload指針分別指向A本文檔來自技高網(wǎng)...
【技術(shù)保護點】
一種基于ARM?CortexM4內(nèi)核處理器的在線調(diào)試系統(tǒng)，包括一臺上位機和多臺下位機，其特征在于：所述下位機采用ARM?CortexM4內(nèi)核處理器作為處理核心，該內(nèi)核處理器擁有工作于雙緩沖模式下的DMA模塊，同時還存儲有調(diào)試程序且該調(diào)試程序作為內(nèi)核處理器的前置程序配合上位機用以對下位機所屬的嵌入式系統(tǒng)進行在線實時調(diào)試；所述上位機與下位機通過以太網(wǎng)通信且上位機可連續(xù)讀取下位機主程序中的任一全局變量，進而對其進行篩選、制表及制圖的操作，以供調(diào)試員進行分析。
【技術(shù)特征摘要】
1.一種基于ARMCortexM4內(nèi)核處理器的在線調(diào)試系統(tǒng)，包括一臺上位機和多臺下位機，其特征在于：所述下位機采用ARMCortexM4內(nèi)核處理器作為處理核心，該內(nèi)核處理器擁有工作于雙緩沖模式下的DMA模塊，同時還存儲有調(diào)試程序且該調(diào)試程序作為內(nèi)核處理器的前置程序配合上位機用以對下位機所屬的嵌入式系統(tǒng)進行在線實時調(diào)試；所述上位機與下位機通過以太網(wǎng)通信且上位機可連續(xù)讀取下位機主程序中的任一全局變量，進而對其進行篩選、制表及制圖的操作，以供調(diào)試員進行分析。2.根據(jù)權(quán)利要求1所述的在線調(diào)試系統(tǒng)，其特征在于：所述上位機讀取下位機主程序中全局變量的具體實現(xiàn)過程如下：上位機打開下位機主程序編譯后生成的全局變量地址分配文件，可獲取得到每個全局變量對應(yīng)的地址，從中找出所要讀取的全局變量地址，并將該地址通過UDP數(shù)據(jù)報文發(fā)送給相應(yīng)的下位機，UDP數(shù)據(jù)報文中同時還包含有上...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：吳建德，朱越，馮正陽，何湘寧，
申請(專利權(quán))人：浙江大學，
類型：發(fā)明
國別省市：浙江;33
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。