電容的制造方法、以及CMOS圖像傳感器的制造方法技術(shù)

一種電容的制造方法、以及CMOS圖像傳感器的制造方法，電容制造方法包括：提供形成有STI結(jié)構(gòu)的襯底，STI結(jié)構(gòu)的上表面高于襯底的表面；在襯底和STI結(jié)構(gòu)上形成堆疊層，堆疊層包括應(yīng)力緩沖層、以及其上的硬掩模層；在堆疊層內(nèi)形成露出表面的開口；在開口的側(cè)壁形成保護側(cè)墻；沿開口刻蝕襯底以形成溝槽；去除一定厚度的堆疊層；去除保護側(cè)墻后，形成覆蓋在剩余堆疊層的表面上、并填充滿溝槽的介電層和導(dǎo)電層；去除襯底表面的剩余堆疊層、介電層、及導(dǎo)電層，溝槽內(nèi)的導(dǎo)電層、介電層、以及襯底構(gòu)成電容。本發(fā)明專利技術(shù)的方案解決了以下問題：現(xiàn)有電容的制造方法中，STI結(jié)構(gòu)的電隔離效果不佳，造成電容與襯底上鄰近的有源區(qū)域存在漏電的可能。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及半導(dǎo)體
，特別是涉及一種電容的制造方法、以及一種CMOS圖像傳感器的制造方法。
技術(shù)介紹
圖像傳感器(ImageSensor)是一種將光學(xué)信息轉(zhuǎn)換為電信號的裝置。目前，圖像傳感器已被廣泛應(yīng)用于攝像、圖像采集、掃描儀以及工業(yè)測量等領(lǐng)域。現(xiàn)有圖像傳感器可以分為CCD(ChargeCoupledDevice，電荷耦合元件)圖像傳感器和CMOS(ComplementaryMetal-OxideSemiconductor，金屬氧化物半導(dǎo)體)圖像傳感器兩種。與CCD圖像傳感器相比，CMOS圖像傳感器(簡稱CIS)具有更廣泛的應(yīng)用。CMOS圖像傳感器除了包含感光元件之外，還往往包括其它元件，如晶體管、電容等等。下面將對現(xiàn)有CMOS圖像傳感器中一種電容的結(jié)構(gòu)作介紹：如圖4所示，半導(dǎo)體襯底1內(nèi)形成有溝槽10，溝槽10內(nèi)填充有介電層4、以及位于介電層4表面的導(dǎo)電層5，導(dǎo)電層5、半導(dǎo)體襯底1、以及位于兩者之間的介電層4構(gòu)成電容。電容所在的半導(dǎo)體襯底1內(nèi)還形成有與溝槽10存在間隔的STI(ShallowTrenchIsolation，淺溝槽隔離)結(jié)構(gòu)2，其作用在于：將電容與半導(dǎo)體襯底1上鄰近的有源區(qū)域(未標(biāo)識)電隔離。下面結(jié)合圖1至圖4對上述電容的制造方法作具體介紹。如圖1所示，提供半導(dǎo)體襯底1，半導(dǎo)體襯底1內(nèi)形成有STI結(jié)構(gòu)2，STI結(jié)構(gòu)2的上表面20高于半導(dǎo)體襯底1的表面S。在半導(dǎo)體襯底1和STI結(jié)構(gòu)r>2上形成堆疊層3，然后，在堆疊層3內(nèi)形成露出表面S的開口30，開口30與STI結(jié)構(gòu)2在平行于表面S的方向A上存在間隔。堆疊層3包括應(yīng)力緩沖層31、以及位于應(yīng)力緩沖層31上的硬掩模層32。如圖2所示，以具有開口30的堆疊層3為掩模對半導(dǎo)體襯底1進行干法刻蝕，以在半導(dǎo)體襯底1內(nèi)形成溝槽10。如圖3所示，去除一定厚度的硬掩模層32，在圖中硬掩模層32中被去除的部分為虛線區(qū)域所示。如圖4所示，在溝槽10的表面形成介電層4、以及位于介電層4表面的導(dǎo)電層5，介電層4和導(dǎo)電層5將溝槽10填滿。但是，上述方法存在以下不足：STI結(jié)構(gòu)2的電隔離效果不佳，造成電容與半導(dǎo)體襯底上鄰近的有源區(qū)域存在漏電的可能。
技術(shù)實現(xiàn)思路
本專利技術(shù)要解決的問題是：現(xiàn)有電容的制造方法中，STI結(jié)構(gòu)的電隔離效果不佳，造成電容與半導(dǎo)體襯底上鄰近的有源區(qū)域存在漏電的可能。為解決上述問題，本專利技術(shù)提供了一種電容的制造方法，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有STI結(jié)構(gòu)，所述STI結(jié)構(gòu)的上表面高于半導(dǎo)體襯底的表面；在所述半導(dǎo)體襯底和STI結(jié)構(gòu)上形成堆疊層，所述堆疊層包括應(yīng)力緩沖層、以及位于所述應(yīng)力緩沖層上的硬掩模層；在所述堆疊層內(nèi)形成露出半導(dǎo)體襯底表面的開口，所述開口與STI結(jié)構(gòu)在平行于所述半導(dǎo)體襯底表面的方向上存在間隔；在所述開口的側(cè)壁形成保護側(cè)墻；形成所述保護側(cè)墻之后，沿所述開口刻蝕所述半導(dǎo)體襯底，以在所述半導(dǎo)體襯底內(nèi)形成溝槽；形成所述溝槽之后，去除一定厚度的所述堆疊層；去除一定厚度的所述堆疊層之后，去除所述保護側(cè)墻，然后，形成覆蓋在剩余所述堆疊層的表面上、并填充滿所述溝槽的介電層、以及位于所述介電層表面的導(dǎo)電層；去除所述半導(dǎo)體襯底表面的剩余所述堆疊層、介電層、以及導(dǎo)電層，所述溝槽內(nèi)的所述導(dǎo)電層、介電層、以及半導(dǎo)體襯底構(gòu)成電容?？蛇x地，所述硬掩模層包括：第一硬掩模層、以及位于所述第一硬掩模層上的第二硬掩模層；去除一定厚度的所述硬掩模層為：去除所述第二硬掩模層。可選地，去除所述第二硬掩模層的方法為濕法刻蝕。可選地，所述第一硬掩模層的材料為氮化硅，所述第二硬掩模層的材料為氧化硅，所述半導(dǎo)體襯底的材料為硅。可選地，所述應(yīng)力緩沖層的材料為氧化硅?？蛇x地，所述保護側(cè)墻的材料為氮化硅。可選地，所述開口的形成方法包括：在所述堆疊層上形成圖形化的第三硬掩模層；以所述圖形化的第三硬掩模層為掩模對堆疊層進行干法刻蝕，以形成所述開口；形成所述開口之后，去除所述圖形化的第三硬掩模層?？蛇x地，以所述圖形化的第三硬掩模層為掩模對堆疊層進行干法刻蝕的步驟包括：首先，采用第一種干法刻蝕工藝對所述第一硬掩模層進行刻蝕；待所述開口貫穿第一硬掩模層、且第二硬掩模層露出時，采用第二種干法刻蝕工藝對第二硬掩模層和應(yīng)力緩沖層進行刻蝕?？蛇x地，所述第三硬掩模層的材料為多晶硅?？蛇x地，所述導(dǎo)電層的材料為多晶硅?？蛇x地，去除所述保護側(cè)墻的方法為濕法刻蝕。另外，本專利技術(shù)還提供了一種CMOS圖像傳感器的制造方法，包括：上述任一所述的電容的制造方法。與現(xiàn)有技術(shù)相比，本專利技術(shù)的技術(shù)方案具有以下優(yōu)點：在堆疊層內(nèi)形成開口之后、在以具有開口的堆疊層為掩模對半導(dǎo)體襯底進行刻蝕以形成溝槽之前，增加了在開口的側(cè)壁形成保護側(cè)墻的步驟。在去除一定厚度的硬掩模層的步驟中，覆蓋在開口側(cè)壁的保護側(cè)墻能夠?qū)?yīng)力緩沖層中位于STI結(jié)構(gòu)和鄰近的溝槽之間的部分、以及STI結(jié)構(gòu)與刻蝕劑或刻蝕氣體隔離開來以阻止其被刻蝕，在去除一定厚度的硬掩模層之后，應(yīng)力緩沖層、以及STI結(jié)構(gòu)仍是完整無缺的，因此，STI結(jié)構(gòu)具有良好的電隔離效果，杜絕了后續(xù)形成的電容與半導(dǎo)體襯底上鄰近的有源區(qū)域存在漏電的可能。附圖說明圖1至圖4是現(xiàn)有CMOS圖像傳感器中的一種電容在不同制作階段的剖面示意圖；圖5至圖15是本專利技術(shù)的一個實施例中電容在不同制作階段的剖面示意圖。具體實施方式如前所述，現(xiàn)有電容的制造方法存在以下不足：STI結(jié)構(gòu)的電隔離效果不佳，造成電容與半導(dǎo)體襯底上鄰近的有源區(qū)域存在漏電的可能。經(jīng)過研究發(fā)現(xiàn)，出現(xiàn)上述問題的原因在于：如圖3所示，在去除一定厚度的硬掩模層32的同時，應(yīng)力緩沖層31中暴露在溝槽10中的部分也會暴露在刻蝕劑或刻蝕氣體中，使應(yīng)力緩沖層31中位于STI結(jié)構(gòu)2和鄰近的溝槽10之間的部分被刻蝕掉，并在應(yīng)力緩沖層31內(nèi)形成缺口310，造成STI結(jié)構(gòu)2面向溝槽10的側(cè)面暴露在缺口310中。這樣一來，STI結(jié)構(gòu)2也會暴露在刻蝕劑或刻蝕氣體中，造成STI結(jié)構(gòu)2的一部分被刻蝕掉(被刻蝕掉的部分在STI結(jié)構(gòu)2內(nèi)形成空洞21)，致使STI結(jié)構(gòu)2的電隔離效果不佳。為了解決上述問題，本專利技術(shù)提供了一種新的電容制造方法，在該方法中，STI結(jié)構(gòu)具有良好的電隔離效果，電容與半導(dǎo)體襯底上鄰近的有源區(qū)域不存在漏電的可能。為使本專利技術(shù)的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖...

【技術(shù)保護點】
一種電容的制造方法，其特征在于，包括：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有STI結(jié)構(gòu)，所述STI結(jié)構(gòu)的上表面高于半導(dǎo)體襯底的表面；在所述半導(dǎo)體襯底和STI結(jié)構(gòu)上形成堆疊層，所述堆疊層包括應(yīng)力緩沖層、以及位于所述應(yīng)力緩沖層上的硬掩模層；在所述堆疊層內(nèi)形成露出半導(dǎo)體襯底表面的開口，所述開口與STI結(jié)構(gòu)在平行于所述半導(dǎo)體襯底表面的方向上存在間隔；在所述開口的側(cè)壁形成保護側(cè)墻；形成所述保護側(cè)墻之后，沿所述開口刻蝕所述半導(dǎo)體襯底，以在所述半導(dǎo)體襯底內(nèi)形成溝槽；形成所述溝槽之后，去除一定厚度的所述堆疊層；去除一定厚度的所述堆疊層之后，去除所述保護側(cè)墻，然后，形成覆蓋在剩余所述堆疊層的表面上、并填充滿所述溝槽的介電層、以及位于所述介電層表面的導(dǎo)電層；去除所述半導(dǎo)體襯底表面的剩余所述堆疊層、介電層、以及導(dǎo)電層，所述溝槽內(nèi)的所述導(dǎo)電層、介電層、以及半導(dǎo)體襯底構(gòu)成電容。

【技術(shù)特征摘要】
1.一種電容的制造方法，其特征在于，包括：
提供半導(dǎo)體襯底，所述半導(dǎo)體襯底內(nèi)形成有STI結(jié)構(gòu)，所述STI結(jié)構(gòu)的
上表面高于半導(dǎo)體襯底的表面；
在所述半導(dǎo)體襯底和STI結(jié)構(gòu)上形成堆疊層，所述堆疊層包括應(yīng)力緩沖
層、以及位于所述應(yīng)力緩沖層上的硬掩模層；
在所述堆疊層內(nèi)形成露出半導(dǎo)體襯底表面的開口，所述開口與STI結(jié)構(gòu)
在平行于所述半導(dǎo)體襯底表面的方向上存在間隔；
在所述開口的側(cè)壁形成保護側(cè)墻；
形成所述保護側(cè)墻之后，沿所述開口刻蝕所述半導(dǎo)體襯底，以在所述半
導(dǎo)體襯底內(nèi)形成溝槽；
形成所述溝槽之后，去除一定厚度的所述堆疊層；
去除一定厚度的所述堆疊層之后，去除所述保護側(cè)墻，然后，形成覆蓋
在剩余所述堆疊層的表面上、并填充滿所述溝槽的介電層、以及位于所述介
電層表面的導(dǎo)電層；
去除所述半導(dǎo)體襯底表面的剩余所述堆疊層、介電層、以及導(dǎo)電層，所
述溝槽內(nèi)的所述導(dǎo)電層、介電層、以及半導(dǎo)體襯底構(gòu)成電容。
2.如權(quán)利要求1所述的制造方法，其特征在于，所述硬掩模層包括：第一硬
掩模層、以及位于所述第一硬掩模層上的第二硬掩模層；
去除一定厚度的所述硬掩模層為：去除所述第二硬掩模層。
3.如權(quán)利要求2所述的制造方法，其特征在于，去除所述第二硬掩模層的方
法為濕法刻蝕。
4.如權(quán)利要求2所述的制造方法，其特征在于，所述第一硬掩模...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王偉，汪新學(xué)，鄭超，伏廣才，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：上海;31