一種半導體器件及其制造方法技術

本發明專利技術提供一種半導體器件，包括：半導體襯底；半導體襯底上的MOS器件；MOS器件之間的隔離；隔離區域上的電阻結構；覆蓋MOS器件及電阻結構的介質層。采用本發明專利技術的器件，在MOS器件受到損傷，尤其是柵極的損傷缺陷時，通過給電阻結構通電，可以對MOS器件進行加熱，從而使界面陷阱處或柵介質中氧空位捕獲的電荷得以釋放，達到損傷被修復的目的；同時，也可以使層間介質或柵電極等膜層中所帶的H離子釋放至界面處，進行缺陷的修復。

【技術實現步驟摘要】

本專利技術涉及半導體器件及制造領域，特別涉及一種半導體器件及其制造方法。
技術介紹
MOS(Metal-Oxide-Semiconductor，場效應晶體管)器件形成大規模集成電路的基本單元，隨著半導體技術的不斷發展，集成電路的規模、集成度和復雜度也不斷的提高，在各領域都得到了廣泛的應用。在集成電路的應用中，由于應用環境的不同，會受到長時間的輻照或長時間的加電環境或其他惡劣的環境，這會導致集成電路的可靠性下降，甚至導致失效，在失效中多數由MOS器件的損傷導致，如MOS器件柵極的損傷等，導致整個集成電路應用性能的下降，甚至需要電路的更換。
技術實現思路
有鑒于此，本專利技術的目的在于提供一種半導體器件及其制造方法，有效修復MOS器件的損傷，尤其是柵極的損傷，恢復器件的性能。為實現上述目的，本專利技術有如下技術方案：一種半導體器件，包括：半導體襯底；半導體襯底上的MOS器件；MOS器件之間的隔離；隔離區域上的電阻結構；覆蓋MOS器件及電阻結構的介質層。可選的，所述電阻結構形成在隔離表面之上。可選的，所述電阻結構與MOS器件的柵極具有相同的材料和結構。可選的，至少電阻結構的下部形成在隔離中。可選的，所述電阻結構為條形結構、彎折結構或回形結構。此外，本專利技術還提供了上述半導體器件的制造方法，包括：提供半導體襯底；在半導體襯底上形成MOS器件，MOS器件之間形成有隔離，并在隔離區域上形成電阻結構，以及覆蓋層間介質層。在半導體襯底上形成MOS器件，MOS器件之間形成有隔離，并在隔離區域上形成電阻結構，以及覆蓋層間介質層的步驟包括：在半導體襯底中形成隔離；淀積偽柵材料，并進行刻蝕，以在半導體襯底上形成偽柵極，以及在隔離上形成偽電阻結構；在偽柵極兩側形成源漏區；覆蓋層間介質層；去除偽柵極和偽電阻結構，以形成開口；在開口中填充柵極材料，以形成替代柵極以及電阻結構。可選的，在半導體襯底上形成MOS器件，MOS器件之間形成有隔離，并在隔離區域上形成電阻結構；覆蓋層間介質層的步驟包括：在半導體襯底中形成隔離；在半導體襯底上形成MOS器件；覆蓋層間介質層；刻蝕層間介質層，以在隔離區域之上形成開口；進行開口的填充，以形成電阻結構。可選的，刻蝕層間介質層的步驟中，還包括：進一步刻蝕部分厚度的隔離，以在隔離區域之上形成開口。可選的，在半導體襯底上形成MOS器件，MOS器件之間形成有隔離，并在隔離區域上形成電阻結構的步驟包括：在襯底中形成隔離；在襯底上沉積柵介質材料，并形成摻雜的柵極材料，柵極材料為多晶硅；進行圖案化，以形成柵極，并同時在隔離上形成電阻結構；在柵極兩側形成源漏區。可選的，所述電阻結構為條形結構、彎折結構或回形結構。本專利技術實施例提供的半導體器件及其制造方法，在隔離區域上形成有電阻結構，這樣，電阻結構形成在MOS器件之間，使得電阻結構位于MOS器件的柵極附近，同時并不影響器件本身的性能，在MOS器件受到損傷，尤其是柵極的損傷缺陷時，通過給電阻結構通電，可以對MOS器件進行加熱，從而使界面缺陷處或柵介質中氧空位捕獲的電荷得以釋放，達到損傷被修復的目的；同時，也可以使層間介質或柵電極等膜層中所帶的H離子釋放至界面處，進行缺陷的修復。附圖說明為了更清楚地說明本專利技術實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1示出了根據本專利技術實施例提供的半導體器件的剖面結構示意圖；圖2-圖8示出了根據本專利技術實施例一的制造方法形成器件的各個過程中的半導體器件的剖面結構示意圖；圖9-圖15示出了根據本專利技術實施例二的制造方法形成器件的各個過程中的半導體器件的剖面結構示意圖。具體實施方式為使本專利技術的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本專利技術的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節以便于充分理解本專利技術，但是本專利技術還可以采用其他不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本專利技術內涵的情況下做類似推廣，因此本專利技術不受下面公開的具體實施例的限制。其次，本專利技術結合示意圖進行詳細描述，在詳述本專利技術實施例時，為便于說明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應限制本專利技術保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。本專利技術提供了一種半導體器件，參考圖1所示，該半導體器件包括：半導體襯底100；半導體襯底100上的MOS器件；MOS器件之間的隔離102；隔離102區域上的電阻結構118；覆蓋MOS器件及電阻結構118的介質層110。在本專利技術中，MOS器件可以為任意的器件結構，至少包括柵介質層114、柵極116和源漏區108。所述柵介質層114可以為二氧化硅、氮氧化硅或高k介質材料(例如，和氧化硅相比，具有高介電常數的材料)或其他合適的介質材料，高k介質材料例如鉿基氧化物，HFO2、HfSiO、HfSiON、HfTaO、HfTiO等，所述柵極116可以為單層或多層結構，可以包括金屬材料或多晶硅或他們的組合，金屬材料例如Ti、TiAlx、TiN、TaNx、HfN、TiCx、TaCx等等。所述源漏區108可以通過摻雜形成，也可以為應力工程形成的源漏區。所述電阻結構形成在隔離102區域上，可以采用金屬材料或摻雜的多晶硅，可以形成在隔離的表面之上，如圖8所示，也可以為部分厚度的電阻結構形成在隔離之中，如圖15所示。可以根據器件的相關參數以及修復時所需達到的溫度，來設計電阻結構的尺寸和形狀，例如可以設置為條形結構、彎折結構或回形結構，若溫度要求較低，例如可以選擇條形結構，溫度要求較高則可以選擇彎折結構或回形結構，彎折結構例如為縱、橫的電阻條首尾依次連接形成的結構，回形結構例如由中心點依次向外環繞的回字形成的結構，其一端在中心點，另一端在最外圈。在本專利技術中，在MOS器件之間的隔離區域之上形成了電阻結構，電阻結構位于隔離區域之上不會影響MOS器件本身的性能，在MOS器件受到損傷時，通過給電阻結構通電，可以對MOS器件進行加熱，從而使界面缺陷處或柵介質中氧空位捕獲的電荷得以釋放，達到損傷被修復的目的；同時，也可以使層間介質或柵電極等膜層中所帶的H離子釋放至界面處，進行缺陷的修復。以上對本專利技術的半導體器件結構進行了說明，為了更好的理解本專利技術的技術方案和技術效果，以下將結合附圖對具體的半導體器件實施例的制造方法進行詳細的說明。實施例一在該實施例中，電阻結構與MOS器件的柵極具有相同的材料和結構，在同一步驟中形成，與后柵工藝具有很好的兼容性。步驟S101，提供半導體襯底，參考圖2所示。在本專利技術實施例中，所述半導體襯底200可以為Si襯底、Ge襯底、SiGe襯底、SOI(絕緣體上硅，SiliconOnInsulator)或GOI(絕緣體上鍺，GermaniumOnInsulator)等。在其他實施例中，所述半導體襯底還可以為包括其他元素半導體或化合物半導體的襯底，例如GaAs、InP或SiC等，還可以為疊層結構，例如Si/SiGe等，還可以其他外延結構，例如SGOI(絕緣本文檔來自技高網...

【技術保護點】
一種半導體器件，其特征在于，包括：半導體襯底；半導體襯底上的MOS器件；MOS器件之間的隔離；隔離區域上的電阻結構；覆蓋MOS器件及電阻結構的介質層。

【技術特征摘要】
1.一種半導體器件，其特征在于，包括：半導體襯底；半導體襯底上的MOS器件；MOS器件之間的隔離；隔離區域上的電阻結構；覆蓋MOS器件及電阻結構的介質層。2.根據權利要求1所述的半導體器件，其特征在于，所述電阻結構形成在隔離表面之上。3.根據權利要求2所述的半導體器件，其特征在于，所述電阻結構與MOS器件的柵極具有相同的材料和結構。4.根據權利要求1所述的半導體器件，其特征在于，至少電阻結構的下部形成在隔離中。5.根據權利要求1-4中任一項所述的半導體器件，其特征在于，所述電阻結構為條形結構、彎折結構或回形結構。6.一種半導體器件的制造方法，其特征在于，包括步驟：提供半導體襯底；在半導體襯底上形成MOS器件，MOS器件之間形成有隔離，并在隔離區域上形成電阻結構，以及覆蓋層間介質層。7.根據權利要求6所述的制造方法，其特征在于，在半導體襯底上形成MOS器件，MOS器件之間形成有隔離，并在隔離區域上形成電阻結構，以及覆蓋層間介質層的步驟包括：在半導體襯底中形成隔離；淀積偽柵材料，并進行刻蝕，以在...

【專利技術屬性】
技術研發人員：許靜，閆江，陳邦明，王紅麗，唐波，徐燁鋒，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：北京;11