MOS變容管以及包括MOS變容管的半導體集成設備制造技術

一種MOS變容管，包括：通過通道區相互間隔開的第一N型結區和第二N型結區；柵絕緣層，其設置在通道區上；柵電極，其設置在柵絕緣層上；以及N型阱區，其包括通道區并圍繞第一和第二N型結區。N型阱區在通道區內具有最大雜質濃度。

【技術實現步驟摘要】
相關申請的交叉引用本申請要求于2015年9月9日向韓國知識產權局提交的韓國專利申請序列號10-2015-0127676的優先權，其前述內容通過引用全部并入本文。
本專利技術的各個實施例總體上涉及半導體設備，并且尤其是變容管以及包括變容管的半導體集成設備。
技術介紹
電容器已經應用于不同的集成電路，而變容管已經用于電子電路的一些應用領域。變容管，也稱為可變電容器，具有可調的電容值。例如，可以通過改變施加于變容管的兩個端子之間的電壓來控制或改變變容管的電容值。變容管可以用于模擬電路或數字電路以便于其他電路的參數調節。變容管可實施成具有金屬-氧化物-半導體(MOS)結構或PN結結構。具有MOS結構的變容管(以下稱為MOS變容管)具有與MOS制造工藝相兼容的優勢。例如，可以使用與金屬-氧化物-半導體場效應晶體管(MOSFET)的制造所用的相同的工藝形成MOS變容管而無需額外的單元過程。而且，本領域公知的是，與具有PN結結構的變容管相比，MOS變容管通常具有較寬的調節范圍和較高的品質(Q)因數。
技術實現思路
各個實施例涉及MOS變容管以及包括MOS變容管的半導體集成設備。根據一個實施例，MOS變容管包括：第一N型結區和第二N型結區，第一N型結區和第二N型結區通過通道區相互間隔開；柵絕緣層，其設置在通道區上；柵電極，其設置在柵絕緣層上；以及N型阱區，其包括通道區，并圍繞第一和第二N型結區。N型阱區在通道區內具有最大雜質濃度。根據另一個實施例，MOS變容管包括：第一N型結區和第二N型結區，第一N型結區和第二N型結區通過通道區相互間隔開；柵絕緣層，其設置在通道區上；柵電極，其設置在柵絕緣層上；第一N型阱區，其包括通道區，并圍繞第一和第二N型結區；以及第二N型阱區和第三N型阱區，第二N型阱區和第三N型阱區設置在第一N型阱區內而包括通道區。根據另一個實施例，半導體集成設備包括P型半導體區、橫向雙擴散MOS(LDMOS)晶體管和MOS變容管。LDMOS晶體管包括：N型源區和N型漏區，N型源區和N型漏區設置在P型半導體區的第一區的上部區域內；第一N型漂移區和第二漂移區，第一N型漂移區和第二漂移區設置在P型半導體區的上部區域內而圍繞N型漏區；以及P型阱區，其設置在P型半導體區的上部區域內而圍繞N型源區。第一柵絕緣層設置在P型阱區、P型半導體區和第二漂移區上。第一柵電極設置在第一柵絕緣層上。MOS變容管包括：第一N型結區和第二N型結區，第一N型結區和第二N型結區設置在P型半導體區的第二區的上部區域內而通過通道區相互間隔開；N型阱區，其設置在P型半導體區的上部區域內而包括通道區，并圍繞第一和第二N型結區；第二柵絕緣層，其設置在通道區上；以及第二柵電極，其設置在第二柵絕緣層上。N型阱區在通道區內具有最大雜質濃度。根據另一個實施例，半導體集成設備包括P型半導體區、齊納二極管和MOS變容管。齊納二級管包括：第一P型接觸區和N型接觸區，第一P型接觸區和N型接觸區設置在P型半導體區的第一區的上部區域內而相互間隔開；N型埋層，其設置在P型半導體區之下；N型深阱區，其設置在P型半導體區內、位于N型埋層上；N型匯集區，其設置在第一P型接觸區和N型埋層之間；以及N型結區，其設置在P型半導體區內而接觸N型深阱區并圍繞N型接觸區。MOS變容管包括：第一N型結區和第二N型結區，第一N型結區和第二N型結區設置在P型半導體區的第二區的上部區域內而通過通道區相互間隔開；N型阱區，其設置在P型半導體區的上部區域內而包括通道區并圍繞第一和第二N型結區；柵絕緣層，其設置在通道區上；以及柵電極，其設置在柵絕緣層上。N型阱區在通道區內具有最大雜質濃度。附圖說明通過考慮附圖和所附的詳細說明，對于本專利技術所屬
的技術人員而言，本專利技術的不同的實施例將是更加顯而易見的，其中：圖1是示出了根據本專利技術的一個實施例的MOS變容管的截面圖。圖2是示出了根據本專利技術的一個實施例的MOS變容管的N型阱區的雜質濃度分布的曲線圖。圖3是示出了根據本專利技術的一個實施例的MOS變容管的強累積模式操作的截面圖。圖4是示出了根據本專利技術的一個實施例的MOS變容管的強耗盡模式操作的截面圖。圖5是示出了根據本專利技術的一個實施例的MOS變容管的C-V曲線圖。圖6是示出了根據本專利技術的另一個實施例的MOS變容管的截面圖。圖7是示出了根據本專利技術的一個實施例的包括MOS變容管的半導體集成設備的截面圖。圖8是示出了根據本專利技術的另一個實施例的包括MOS變容管的半導體集成設備的截面圖。具體實施方式一般而言，MOS變容管可以制成為具有寬的調節范圍。MOS變容管的調節范圍可以定義為MOS變容管的最大電容值(Cmax)與電容最小值(Cmin)的比率。然而，在一些應用領域，可能需要具有相對窄的調節范圍的MOS變容管。在本專利技術的各個實施例中，可以適當地控制N型阱區的雜質濃度從而減小MOS變容管的調節范圍，這種MOS變容管將N型阱區用作MOS變容管的塊體區。將理解的是，雖然在此可以使用術語第一、第二、第三等以便描述不同的元件，但是這些元件不應受限制于這些術語。這些術語僅用于將一個元件與另一個元件區分開來。因此，在一些實施例中的第一元件可能在其它實施例中被稱為第二元件而不背離本專利技術的教導。也將理解的是，當一個元件被稱為位于另一個元件“上”、“之上”、“上面”、“下”、“之下”、“下面”、“側”或是“旁邊”時，該元件可以是直接接觸另一個元件，或者至少有一個中介元件位于其間。因此，在此使用的諸如“上”、“之上”、“上面”、“下”、“之下”、“下面”、“側”、“旁邊”等等術語僅用于描述兩個元件的位置關系，而不意圖于限制本專利技術的范圍。還將理解的是，當一個元件被稱為與另一個元件“相連接”或“相耦合”時，該元件可以直接與另一元件相連接或相耦合，或者可以存在中介元件。相反地，當一個元件被稱為與另一個元件“直接連接”或“直接耦合”時，不存在中介元件。現在參考圖1，提供了根據本專利技術的一個實施例的MOS變容管100的橫截面圖示。MOS變容管100可以包括具有第一導電性的阱區130，例如，N型阱區。具有第一導電性的第一結區141和具有第一導電性的第二結區142(例如，第一N型結區141和第二N型結區142)可以設置在N型阱區130的上部區域。第一和第二結區可以相互間隔開。第一和第二N型結區141和142中的每一個的雜質濃度可以高于N型阱區130的雜質濃度的最大值。在一個實施例中，第一和第二N型結區141和142中的每一個可具有輕摻雜漏極(LDD)結構。在第一和第二N型結區141和142之間的N型阱區130的上部區域可以定義為通道區143。柵絕緣層140可以設置在通道區143上。在一個實施例中，柵絕緣層140可以包括氧化層。柵電極150可以設置在柵絕緣層140上。在一個實施例中，柵電極150可以包括摻雜有N型雜質的多晶硅層。柵間隔件160可以分別地設置在柵電極150的兩個側壁上。在一個實施例中，每個柵間隔件160可以包括氧化層或氮化層。N型阱區130可以設置在P型半導體區120的上部區域內。在一個實施例中，P型半導體區120可以是外延層。或者，P型半導體區120可以是結區。P型半導體區120可以設置在襯底1本文檔來自技高網...

【技術保護點】
一種金屬?氧化物?半導體(MOS)變容管，包括：第一N型結區和第二N型結區，所述第一N型結區和第二N型結區通過通道區相互間隔開；柵絕緣層，其設置在通道區上；柵電極，其設置在柵絕緣層上；以及N型阱區，其包括通道區，并且圍繞所述第一N型結區和第二N型結區，其中，N型阱區在通道區內具有最大雜質濃度。

【技術特征摘要】
2015.09.09 KR 10-2015-01276761.一種金屬-氧化物-半導體(MOS)變容管，包括：第一N型結區和第二N型結區，所述第一N型結區和第二N型結區通過通道區相互間隔開；柵絕緣層，其設置在通道區上；柵電極，其設置在柵絕緣層上；以及N型阱區，其包括通道區，并且圍繞所述第一N型結區和第二N型結區，其中，N型阱區在通道區內具有最大雜質濃度。2.如權利要求1所述的MOS變容管，其中N型阱區的雜質濃度從通道區向N型阱區的底表面逐漸減小。3.如權利要求1所述的MOS變容管，其中柵電極電連接到柵端子；以及其中第一N型結區和第二N型結區電連接到塊體端子。4.如權利要求1所述的MOS變容管，其中柵電極包括摻雜有N型雜質的多晶硅層。5.一種金屬-氧化物-半導體(MOS)變容管，包括：第一N型結區和第二N型結區，所述第一N型結區和第二N型結區通過通道區相互間隔開；柵絕緣層，其設置在通道區上；柵電極，其設置在柵絕緣層上；第一N型阱區，其包括通道區，并且圍繞所述第一N型結區和第二N型結區；以及第二N型阱區和第三N型阱區，所述第二N型阱區和第三N型阱區設置在所述第一N型阱區內以包括通道區。6.如權利要求5所述的MOS變容管，其中柵電極電連接到柵端子；以及其中第一N型結區和第二N型結區電連接到塊體端子。7.如權利要求5所述的MOS變容管，其中柵電極包括摻雜有N型雜質的多晶硅層。8.如權利要求5所述的MOS變容管，其中通道區包括在第一N型阱區、第二N型阱區和第三N型阱區之一之內。9.如權利要求5所述的MOS變容管，其中第二N型阱區的下部從第一N型阱區的底表面突出；以及其中第二N型阱區的兩個相對的側壁分別地與第一N型結區和第二N型結區相接觸。10.如權利要求5所述的MOS變容管，其中第二N型結區圍繞第三N型阱區的側壁；以及其中第三N型阱區的下部從第二N型結區的底表面突出。11.如權利要求5所述的MOS變容管，其中第三N型阱區的雜質濃度高于第一N型阱區的雜質濃度。12.如權利要求11所述的MOS變容管，其中第一N型阱區的雜質濃度高于第二N型阱區的雜質濃度。13.一種半導體集成設備，包括：P型半導體區；橫向雙擴散MOS(LDMOS...

【專利技術屬性】
技術研發人員：樸淳烈，李相賢，
申請(專利權)人：愛思開海力士有限公司，
類型：發明
國別省市：韓國;KR