一種高線性度的堆疊結構的射頻功率放大器制造技術

本實用新型專利技術公開了一種高線性度的堆疊結構的射頻功率放大器，包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個晶體管漏極源極相連堆疊起來的功率放大電路；信號源通過輸入匹配電路連接功率放大電路的最底層的晶體管的柵極，偏置電路B也連接此柵極；偏置電路A連接功率放大電路的其余晶體管的柵極，這些柵極通過連接柵極電容接地、源極通過連接LC串聯電路接地；最上層的晶體管的漏極通過輸出寬帶匹配電路連接負載。本實用新型專利技術的電路結構提高了射頻功率放大器的線性度和耐壓能力，同時還能提高其輸出電壓擺幅、工作帶寬、功率效率、功率增益和最大輸出功率，并有著較好的二次諧波抑制效果。

【技術實現步驟摘要】

本技術涉及一種功率放大器，尤其涉及一種射頻功率放大器。
技術介紹
射頻功率放大器是現代無線通信系統的重要組成部分，能將功率很小的射頻信號無失真地進行功率放大，進而通過天線輻射出去。隨著便攜式設備的功能模塊和現代通信系統的調制方式越來越復雜，如為滿足不同用戶的使用需要，無線手機一般都支持兩種或兩種以上的網絡制式，且為了滿足用戶的大數據要求，現代通信系統采用諸如QPSK等調制方式，這要求應用于新一代通信系統的功率放大器必須有著較高的功率效率、線性度與帶寬。另外，隨著便攜式設備的功能模塊越來越復雜，將各個功能模塊集成在一塊芯片上，將大大縮短設備制造商的量產和加工時間，并減少在流片方面的資金消耗，因此，如何減小芯片的有效面積和用廉價的工藝在單一芯片上實現整個射頻模組具有重要的研究意義。由于硅工藝是最為成熟的，也是成本最低、集成度最高且與多數無線收發機的基帶處理部分工藝相兼容，因此，硅CMOS工藝是單片實現各個模塊集成的理想方案，不過CMOS工藝自身存在著物理缺陷，如低擊穿電壓和較差的電流能力等。工作于低電壓的功率放大器，需要通過減小負載阻值進而增大電流的方法來提高輸出功率，然后，這種方法使輸出匹配電路的設計變得異常困難。在中國專利201510150849.1中，通過采用共源共柵結構的射頻功率放大器結構來提升功率級的耐壓能力，然而共源共柵結構的第二個晶體管的柵極因去耦電容在交流時呈接地狀態。隨著輸入信號功率的增大，輸出的電壓信號也隨著變大，從而會使該結構最上層的晶體管最先出現擊穿問題。另外，由于共源共柵結構中的兩個晶體管的輸出阻抗并不是最佳阻抗，所以輸出功率較小。
技術實現思路
在中國專利201510150849.1中，射頻功率放大器采用共源共柵結構，該結構能提高射頻功率放大器的耐壓能力。然而，這種結構由于堆疊在最底下的晶體管上面的晶體管的柵極的去耦電容的作用，晶體管的柵極在交流時呈接地狀態，因此會導致該結構中最上層的晶體管最先出現擊穿而最底下面的晶體管最先出現進入線性區的情況；另外，該結構不能很好地保證每個晶體管的輸出阻抗都為最佳阻抗，因此，該結構輸出功率相對下降。本技術的的目的在于克服以上現有技術的缺點，而提供一種高線性度的堆疊結構的射頻功率放大器。本技術的具體技術方案為：一種高線性度的堆疊結構的射頻功率放大器，該射頻功率放大器包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個晶體管漏極源極相連堆疊起來的功率放大電路；其中，射頻信號源通過所述輸入匹配電路連接所述功率放大電路的最底層的晶體管的柵極，所述偏置電路B連接所述最底層晶體管的柵極；所述偏置電路A連接所述功率放大電路的除所述最底層晶體管的其余晶體管的柵極，所述其余晶體管的柵極通過連接柵極電容接地；所述其余晶體管的源極通過連接LC串聯電路接地；所述功率放大電路最上層的晶體管的漏極通過所述輸出寬帶匹配電路連接負載。本技術方案分別采用分離的偏置電路A，B對各晶體管進行偏置，其中偏置電路B為堆疊在最下層的晶體管提供合適的靜態工作點，而偏置電路A為其余堆疊的晶體管提供合適的靜態工作點。輸入匹配電路將功率放大電路的晶體管的阻抗轉換成信號源的源阻抗，完成共扼匹配，從而獲得最大的射頻功率增益。為了使每個晶體管都能夠輸出最大功率，在每個堆疊的晶體管的柵極加載電容，且源極加載LC串聯電路，從而使每個晶體管的輸出電壓同相等幅疊加，增強了功率放大電路的線性度與功率輸出能力，并使從每個晶體管的漏往負載方向看過去的阻抗為最優阻抗。信號從最上層的晶體管的漏極輸出，且經過輸出寬帶匹配電路，傳輸到負載端。寬帶匹配電路將負載阻抗轉換成能使功率放大電路輸出最大功率時的最優阻抗。優選地，所述偏置電路A和偏置電路B由一個整合的偏置電路代替。優選地，所述最底層晶體管的源極直接接地。優選地，所述偏置電路B為電阻與晶體管組成的偏置電路，偏置電路A為電阻分壓式偏置電路。偏置電路B為電阻與晶體管組成的偏置電路，精度高且占芯面積??；偏置電路A為電阻分壓式偏置，這種偏置方式不僅有著良好的溫度抑制系數，且易于集成。優選地，所述功率放大電路中堆疊的晶體管的偏置電壓不等分，最上層晶體管的偏置電壓最低，最下層晶體管的偏置電壓最高，其余晶體管的偏置電壓介于兩者之間，使功率放大電路輸出高功率時，各個晶體管的直流電壓匯集于一點，從而使各個晶體管在高輸出功率時有著一致的靜態情況，進而增強了功率放大電路的輸出功率和線性度。優選地，所述輸出寬帶匹配電路中設有二次諧波抑制電路；并可以結合扼流電感與功率放大電路輸出級的輸出電容，更好地實現二次諧波短路，三次諧波開路，從而大大提高了功率放大電路的效率。優選地，電源經濾波電路連接到所述功率放大電路的最上層的晶體管的漏極。優選地，所述濾波電路由濾波電容和扼流電感組成。優選地，所述濾波電路由低頻濾波電容、高頻濾波電容和扼流電感組成。本技術的有益效果：本技術的電路結構不僅提高了射頻功率放大器的耐壓能力，而且使每個堆疊的晶體管的負載都為最佳阻抗，從而提高射頻功率放大器的功率輸出能力。另外，本技術通過在堆疊的晶體管的柵極加載電容和在源極加載LC串聯電路，并相應提供合適的偏置，從而使每個晶體管在輸出高功率時有著相同的靜態工作點，從而提高了射頻功率放大器整體的線性度。本技術還能提高射頻功率放大器的輸出電壓擺幅、工作帶寬、功率效率、功率增益和最大輸出功率，并有著較好的二次諧波抑制效果。附圖說明圖1是實施例的射頻功率放大器電路圖。圖中大虛線方框所圈起的部分為功率放大電路部分。具體實施方式本技術的一個較佳實施例，一種高線性度的堆疊結構的射頻功率放大器，該射頻功率放大器包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個晶體管漏極源極相連堆疊起來的功率放大電路；其中，射頻信號源RFin通過所述輸入匹配電路連接所述功率放大電路的最底層的晶體管M1的柵極，所述偏置電路B連接所述最底層晶體管M1的柵極；所述偏置電路A連接所述功率放大電路的除所述最底層晶體管的其余晶體管的柵極，即晶體管M2至Mn；所述最底層晶體管M1的源極直接接地，所述其余晶體管的柵極通過連接柵極電容接地，即電容C1至Cn；所述其余晶體管的源極通過連接LC串聯電路接地；所述功率放大電路的最上層的晶體管Mn的漏極與所述輸本文檔來自技高網...

【技術保護點】
一種高線性度的堆疊結構的射頻功率放大器，其特征在于：該射頻功率放大器包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以及至少由兩個晶體管漏極源極相連堆疊起來的功率放大電路；其中，射頻信號源通過所述輸入匹配電路連接所述功率放大電路的最底層的晶體管的柵極，所述偏置電路B連接所述最底層晶體管的柵極；所述偏置電路A連接所述功率放大電路的除所述最底層晶體管的其余晶體管的柵極，所述其余晶體管的柵極通過連接柵極電容接地；所述其余晶體管的源極通過連接LC串聯電路接地；所述功率放大電路最上層的晶體管的漏極通過所述輸出寬帶匹配電路連接負載。

【技術特征摘要】
1.一種高線性度的堆疊結構的射頻功率放大器，其特征在于：該射頻功率
放大器包括輸入匹配電路，輸出寬帶匹配電路，偏置電路A，偏置電路B，以
及至少由兩個晶體管漏極源極相連堆疊起來的功率放大電路；其中，射頻信號
源通過所述輸入匹配電路連接所述功率放大電路的最底層的晶體管的柵極，所
述偏置電路B連接所述最底層晶體管的柵極；所述偏置電路A連接所述功率
放大電路的除所述最底層晶體管的其余晶體管的柵極，所述其余晶體管的柵極
通過連接柵極電容接地；所述其余晶體管的源極通過連接LC串聯電路接地；
所述功率放大電路最上層的晶體管的漏極通過所述輸出寬帶匹配電路連接負
載。
2.根據權利要求1所述的高線性度的堆疊結構的射頻功率放大器，其特征
在于：所述偏置電路A和偏置電路B由一個整合的偏置電路代替。
3.根據權利要求1所述的高線性度的堆疊結構的射頻功率放大器，其特征
在于：所述最底層晶體管的源極直接接地。
4.根據權利要求1所述的高線性度的堆疊結構的射頻功...

【專利技術屬性】
技術研發人員：林俊明，章國豪，張志浩，余凱，黃亮，
申請(專利權)人：廣東工業大學，
類型：新型
國別省市：廣東;44