制造半導體器件的方法技術

提供了一種對介電層進行清除浮渣的方法。在實施例中，在襯底上方沉積介電層，并且在已經應用光刻膠之后應用、暴露和顯影光刻膠。一旦光刻膠的圖案被轉移至下面的介電層，實施清除浮渣工藝，其中，該清除浮渣工藝利用含碳前體、清除浮渣前體和載氣的混合物。點燃混合物以成為處理等離子體，且對介電層應用處理等離子體以對介電層進行清除浮渣。本發明專利技術的實施例還提供了一種制造半導體器件的方法。

【技術實現步驟摘要】

本專利技術的實施例涉及半導體領域，更具體地涉及制造半導體器件的方法。
技術介紹
半導體器件用于各種電子應用中，例如，諸如個人計算機、手機、數碼相機和其他電子設備。通常通過以下步驟來制造半導體器件：在半導體襯底上方相繼沉積絕緣或介電層、導電層和半導體材料層；以及使用光刻來圖案化各個材料層，以在各個材料層上形成電路組件和元件。半導體工業通過不斷減小最小化部件尺寸來繼續提高各種電子組件(如，晶體管、二極管、電阻器、電容器等)的集成密度，這允許更多的組件集成到給定的面積中。然而，隨著最小部件尺寸減小，應該解決產生的額外的問題。
技術實現思路
本專利技術的實施例提供了一種制造半導體器件的方法，所述方法包括：在介電層上方應用光刻膠；通過所述光刻膠暴露所述介電層的第一表面；以及通過使用包括第一處理前體和恢復前體的處理混合物將所述第一表面暴露于處理等離子體。本專利技術的實施例還提供了一種制造半導體器件的方法，所述方法包括：在襯底上方沉積低k介電層；以及對所述低k介電層進行清除浮渣，其中，對所述低k介電層進行的所述清除浮渣使碳濃度沿著所述低k介電層的表面增加。本專利技術的實施例還提供了一種制造半導體器件的方法，所述方法包括：沉積介電層，其中，所述介電層包括硅原子和氧原子之間的第一鍵以及硅原子和碳原子之間的第二鍵；通過應用清除浮渣前體的等離子體打破所述第二鍵，其中，打破所述第二鍵留下第一打開的末端基團；以及通過應用恢復前體的等離子體將所述第一打開的末端基團與碳鍵合。附圖說明當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本專利技術的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。圖1A至圖1B示出了根據一些實施例的鰭上方形成的介電層。圖2A至圖2C示出了根據一些實施例的介電層上方的光刻膠的圖案化。圖3A至圖3D示出了根據一些實施例的處理方法和系統。圖4示出了根據一些實施例的光刻膠的去除。圖5示出了根據一些實施例的處理工藝的工藝流程。具體實施方式以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本專利技術。當然，這些僅僅是實例，而不旨在限制本專利技術。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本專利技術可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以便于描述如圖所示的一個元件或部件與另一元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應的解釋。現在參考圖1A至圖1B(圖1B示出了圖1A的沿線B-B'的截面圖)，示出了具有鰭103的半導體襯底101(示出為通過虛線102與半導體襯底101的剩余部分分離)、鰭103上方的圖案化掩模105、介電層107以及光刻膠111。在一個實施例中，例如，半導體襯底101可包括III-V族材料(諸如砷化鎵、砷化銦等)、摻雜或非摻雜的塊狀硅、鍺、或者絕緣體上半導體(SOI)襯底的有源層。通常，SOI襯底包括形成在絕緣體層上的半導體材料(諸如硅)的層。例如，絕緣層可以是掩埋氧化物(BOX)層或氧化硅層。在通常為硅或玻璃襯底的襯底上提供絕緣層。還可以使用諸如多層或梯度襯底的其他襯底。鰭103可以由半導體襯底101形成。在實施例中，可以通過在半導體襯底101上方初始地形成圖案化的掩模105來由半導體襯底101形成鰭103。圖案化掩模105可以包括具有一個或多個介電層的硬掩模。例如，硬掩模可以是例如通過熱氧化、化學汽相沉積(CVD)等形成的二氧化硅層或氮化硅層。可選地，硬掩模可以由諸如氮氧化硅的其他介電材料形成。還可以使用多層硬掩模，包括諸如二氧化硅層和氮化硅層。此外，還可以使用其他材料，諸如金屬、金屬氮化物、金屬氧化物等。例如，硬掩模可以由鎢形成。隨后，例如使用光刻技術來對圖案化掩模105進行圖案化。通常，光刻技術涉及沉積光刻膠材料(未在圖1A至圖1B中示出)并且根據圖案來照射光刻膠材料。此后，使光刻膠材料顯影以去除光刻膠材料的一部分。在諸如蝕刻的后續工藝步驟期間，剩余的光刻膠材料保護下面的材料。在這種情況下，光刻膠材料用于創建圖案化的掩模105來限定鰭103。這樣，圖案化的掩模105可以形成為具有介于大約5nm和大約100nm之間(諸如大約10nm)的第一寬度W1。一旦形成了圖案化的掩模105，就可以使用消減蝕刻工藝以及圖案化的掩模105來形成鰭103。例如，可以蝕刻襯底半導體101的暴露部分以由半導體襯底101形成鰭103。在實施例中，例如可以通過HBr/O2、HBr/Cl2/O2或SF6/C12等離子體來蝕刻半導體襯底101。在實施例中，可以圖案化鰭103，使其最終被用于半導體器件(諸如，鰭式場效應晶體管(FinFET))的溝道。然而，本領域普通技術人員應當認識到，上述用于形成鰭103的消減工藝旨在是說明性的并且不旨在限制實施例。而且，可以可選地使用諸如使用半導體襯底101和掩模的外延生長工藝的任何合適的工藝來形成鰭103。可以可選地使用用于由半導體襯底101形成鰭103的任何合適的工藝，并且所有這些工藝完全旨在包括在實施例的范圍內。一旦形成鰭103，柵極電介質113、柵電極115、以及間隔件(為了簡潔而未分隔開地示出)可以形成為鰭103上方的柵極堆疊件119。在實施例中，柵極電介質113可以通過熱氧化、化學汽相沉積、濺射或者用于形成柵極電介質的本領域已知和使用的任何其他方法來形成。根據柵極電介質的形成技術，柵極電介質113的位于鰭103的頂部上的厚度可以不同于柵極電介質的位于鰭103的側壁上的柵極電介質厚度。柵極電介質113可以包括諸如具有從約3埃到約100埃(諸如約10埃)的范圍內的厚度的二氧化硅或者氮氧化硅的材料。柵極電介質113可以可選地由具有大約0.5埃到100埃(諸如10埃或更小)的等同的氧化物厚度的高介電常數(高k)材料(如，相對介電常數約大于5)形成，諸如氧化鑭(La2O3)、氧化鋁(Al2O3)、二氧化鉿(HfO2)、氮氧化鉿(HfON)或氧化鋯(ZrO2)或者它們的組合等。此外，二氧化硅、氮氧化硅和/或高k材料的任意組合還可以用于柵極電介質113。柵電極115可以包括導電材料，以及可以選自包括多晶硅(多晶Si)、多晶硅鍺(多晶SiGe)、金屬氮化物、金屬硅化物、金屬氧化物、金屬及這些的組合等的組。金屬氮化物的實例包括氮化鎢、氮化鉬、氮化鈦和氮化鉭或它們的組合。金屬硅化物的實例包括硅化鎢、硅化鈦、硅化鈷、硅化鎳、硅化鉑、硅化鉺或它們的組合。金屬氧化物的實例包括氧化釕、氧化銦錫或它們的組合。金屬的實例包括鎢、鈦、鋁、銅、鉬、鎳、鉑等。柵電極115可以通過化本文檔來自技高網...

【技術保護點】
一種制造半導體器件的方法，所述方法包括：在介電層上方應用光刻膠；通過所述光刻膠暴露所述介電層的第一表面；以及通過使用包括第一處理前體和恢復前體的處理混合物將所述第一表面暴露于處理等離子體。

【技術特征摘要】
2015.09.30 US 62/234,958;2016.01.06 US 14/989,2271.一種制造半導體器件的方法，所述方法包括：在介電層上方應用光刻膠；通過所述光刻膠暴露所述介電層的第一表面；以及通過使用包括第一處理前體和恢復前體的處理混合物將所述第一表面暴露于處理等離子體。2.根據權利要求1所述的方法，其中，所述恢復前體包括甲烷。3.根據權利要求2所述的方法，其中，所述第一處理前體包括氧。4.根據權利要求3所述的方法，其中，所述處理混合物還包括載氣。5.根據權利要求4所述的方法，其中，所述處理混合物包括15％的甲烷、5％的氧和80％的氬。6.根據權利要求1所述的方法，其中，所述第一表面具有在所述第一表面暴露于所述處理等離子體之...

【專利技術屬性】
技術研發人員：高琬貽，許光源，李資良，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣;71