【技術實現步驟摘要】
本專利技術涉及集成電路領域。更具體地,本專利技術涉及集成電路中的磁通門磁強計。
技術介紹
集成電路具有磁通門磁強計。將磁通門磁強計集成到集成電路制造工藝中需要形成高磁導率材料(如,透磁合金(NiFe))的磁芯。磁芯可以是大的(其寬度和長度大于100微米)并且可以將高應力施加到集成電路。高應力可能造成集成電路的分層和開裂,降低產量。集成這種磁通門磁強計通常對磁芯的尺寸和/或厚度施加限制以避免由于分層和開裂導致的產量損耗。
技術實現思路
以下內容提供簡化概述以提供對本專利技術的一個或更多方面的基本理解。此概述不是本專利技術的廣泛概述,并且不旨在確定本專利技術的重要或關鍵元素,也不描述其范圍。相反,此概述的主要目的是以簡化形式提出本專利技術的一些概念,作為稍后提供的更詳細的描述的前序。一種集成電路包括磁通門磁強計。利用非磁性金屬或合金層封裝磁通門磁強計的磁芯。非磁性金屬或非磁性合金層在磁芯材料和周圍電介質之間提供應力松弛。非磁性金屬或非磁性合金層防止分層并基本上減少由于應力導致的磁芯周圍的電介質開裂。附圖說明圖1是包含磁通門磁強計的一個示例集成電路的橫截面。圖2是磁通門磁強計的圖形。圖3A至圖3F是圖1的集成電路的橫截面,其示出制造的連續階段。具體實施方式以下同樣待審的專利申請是相關的并由此通過引用并入:US專利申請14/xxx,xxx(德州儀器案卷編號TI-7470 ...
【技術保護點】
一種集成電路,包括:具有磁芯的磁通門,其中所述磁芯在所有側面上被封裝劑層封裝,其中所述封裝劑包括在所述磁芯下方的第一層非磁性金屬或非磁性合金和在所述磁芯頂部和側面上方的第二層所述非磁性金屬或所述非磁性合金。
【技術特征摘要】
2014.12.02 US 14/557,6111.一種集成電路,包括:
具有磁芯的磁通門,其中所述磁芯在所有側面上被封裝劑層封裝,
其中所述封裝劑包括在所述磁芯下方的第一層非磁性金屬或非磁性合金
和在所述磁芯頂部和側面上方的第二層所述非磁性金屬或所述非磁性合
金。
2.根據權利要求1所述的集成電路,其中所述非磁性金屬選自包括
下列項的組中:Ti、Ta、Ru和Pt,并且其中所述非磁性合金選自包括下
列項的組中:TiN、TaN和AlN。
3.根據權利要求1所述的集成電路,其中所述磁芯包括選自包含下
列項的組中的磁芯材料:透磁合金、NiFeMo、CoNbZr和CoTaZr。
4.根據權利要求3所述的集成電路,其中所述磁芯是磁芯材料和電
介質的交替層的多層層疊件,所述電介質選自包括下列項的組中:氧化
鋁、二氧化硅和氮化鋁。
5.根據權利要求4所述的集成電路,其中所述多層層疊件包括3至
10層的透磁合金和3至10層的AlN,所述3至10層的透磁合金具有225
nm至425nm范圍的厚度,所述3至10層的AlN具有6nm至12nm范
圍的厚度。
6.根據權利要求5所述的集成電路,其中,氮化鋁是所述多層層疊
件的頂層。
7.根據權利要求1所述的集成電路,其中所述封裝劑的第一層設置
在所述磁芯下方,所述封裝劑的第一層在所有側面上延伸越過所述磁芯
至少1.5微米,并且所述封裝劑的第二層設置在所述磁芯的頂部和側面上
方,所述封裝劑的第二層在所有側面上延伸越過所述磁芯至少1.5微米。
8.根據權利要求7所述的集成電路,其中所述第一層具有30nm至
50nm范圍的厚度,并且其中所述第二層具有90nm至300nm范圍的厚
度。
9.一種形成集成電路的方法,包括以下步驟:
在所述集成電路晶片上形成刻蝕停止層;
在所述第一刻蝕停止層上形成第一非磁性金屬或非磁性合金的第一
封裝層;
在所述第一封裝層上形成磁芯材料層;
在所述磁芯材料上形成磁芯圖案;
移除被所述磁芯圖案暴露的所述磁芯材料以形成磁芯;
移除所述磁芯圖案;
在所述第一封裝層上以及所述磁芯的頂部和側面上形成非磁性金屬
或非磁性合金的第二封裝層;
在所述第二封裝層上形成封裝刻蝕圖案,其中所述封裝刻蝕圖案覆
蓋所述磁芯并在所有側面上延伸越過所述磁芯至少1.5um,以及暴露所
述封裝刻蝕圖案外部的所述第二封裝層;
利用刻蝕移除暴露在所述封裝刻蝕圖案外部的所述第二封裝層;以
及
利用所述刻蝕移除所述第一封裝層,并且其中所述刻蝕在所述刻蝕
停止層上停止。
10.根據權利要求9所述的方法,其中所述第一封裝層和所述第二封
裝層選自包括下列項的組中:Ti、Ta、Ru、Pt、TiN、TaN和AlN。
11.根據權利要求9所述的方法,其中所述磁芯材料選自包括下列項
的組中:透磁合金、NiFeMo、CoNbZr和C...
【專利技術屬性】
技術研發人員:M·M·伊薩,D·W·李,
申請(專利權)人:德克薩斯儀器股份有限公司,
類型:發明
國別省市:美國;US
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。