LED芯片制作方法技術

本申請公開LED芯片制作方法，依次包括：外延片清洗、沉積CBL電子阻擋層、CBL電子阻擋層圖形化、蒸鍍ITO透明導電層、沉積SiON膜、ITO光刻、用磷酸將SiON腐蝕圖形化、ITO蝕刻圖形化、ITO圖形化后去膠、ICP光刻、ICP刻蝕露出N區、ICP蝕刻去膠、用磷酸去除SiON、ITO合金和沉積SiO2保護層。在沉積ITO之后，在ITO表面沉積一層SiON，這樣就使得ITO光刻、ITO蝕刻圖形化、ICP光刻、ICP刻蝕、ICP刻蝕后去膠這五步過程中ITO膜層受到SiON的保護，避免了損傷和污染，提高了ITO膜層質量，從而提高了LED芯片的亮度，降低了電壓。

【技術實現步驟摘要】

本申請涉及LED芯片制造
，具體地說，涉及一種能夠提高芯片品質的LED芯片制作方法。
技術介紹
目前LED(LightEmittingDiode，發光二極管)是一種固體照明，體積小、耗電量低使用壽命長高亮度、環保、堅固耐用等優點受到廣大消費者認可，國內生產LED的規模也在逐步擴大。ITO(IndiumTinOxides)是一種N型氧化物半導體-氧化銦錫，ITO薄膜即銦錫氧化物半導體透明導電膜。作為納米銦錫金屬氧化物，ITO具有很好的導電性和透明性，通常噴涂在玻璃、塑料、電子顯示屏及LED芯片上，用作透明導電薄膜。LED芯片制作過程中，ITO膜的制作是很重要的一個環節。目的是利用ITO薄膜的導電性進行電流擴展。同時，由于ITO膜具有良好的透明性，保證了LED芯片的出光效率。目前傳統正裝芯片的常用制作流程的主要步驟為：外延片清洗→沉積CBL→CBL圖形化→蒸鍍ITO透明導電層→ITO透明導電層圖形化→ICP刻蝕露出N區→沉積SiO2保護層→SiO2保護層圖形化→制作金屬電極。其中，從蒸鍍ITO透明導電層到沉積SiO2保護層這個過程中詳細的流程為：蒸鍍ITO透明導電層→ITO光刻→ITO蝕刻圖形化→ITO圖形化后去膠→ICP光刻→ICP刻蝕露出N區→ICP刻蝕后去膠→ITO合金→沉積SiO2保護層。在這個過程中，ITO膜層會多次受到正性光刻膠、顯影液和去膠液的影響。主要是顯影液和去膠液會浸蝕ITO、去膠后光刻膠總會有殘留，不可能達到理論上的百分之百去膠干凈。另外，制作過程中的其它雜質也總會有些殘留在ITO薄膜上。這些不良的影響降低了ITO膜層的質量，影響了出光效率，降低了芯片亮度。而且ITO表面的雜質影響ITO與金屬電極的接觸，導致芯片電壓升高。
技術實現思路
有鑒于此，本申請所要解決的技術問題是提供了一種能夠提高芯片品質的LED芯片制作方法，在沉積ITO之后，在ITO表面沉積一層SiON，ICP蝕刻去膠后用磷酸去除SiON，這樣就使得ITO光刻、ITO蝕刻圖形化、ICP光刻、ICP刻蝕、ICP刻蝕后去膠這五步過程中ITO膜層受到SiON的保護，避免了損傷和污染，提高了ITO膜層質量，從而提高了LED芯片的亮度，降低了電壓。為了解決上述技術問題，本申請有如下技術方案：一種LED芯片制作方法，其特征在于，依次包括：外延片清洗、沉積CBL電子阻擋層、CBL電子阻擋層圖形化、蒸鍍ITO透明導電層、沉積SiON膜、ITO光刻、用磷酸將SiON腐蝕圖形化、ITO蝕刻圖形化、ITO圖形化后去膠、ICP光刻、ICP刻蝕露出N區、ICP蝕刻去膠、用磷酸去除SiON、ITO合金和沉積SiO2保護層，所述沉積SiON膜，進一步為：采用等離子體增強化學氣相沉積法在ITO表面沉積SiON，沉積過程中，通入SiH4和N2，其中，SiH4的通入量與N2的通入量比為1:25-1:70，采用高低頻混頻沉積，其中，高頻功率為40W-100W，低頻功率為35W-95W，反應腔壓力為700Pa-1000Pa，沉積的SiON膜的厚度為100A-1500A，折射率為1.68-1.82，透過率為100-110，消光系數為0。優選地，其中：所述用磷酸將SiON腐蝕圖形化，進一步為：將磷酸加熱至80℃-200℃，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對SiON進行腐蝕，時間為30s-200s。優選地，其中：所述用磷酸去除SiON，進一步為：將磷酸加熱至80℃-200℃，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對SiON進行沖洗，時間為30s-200s，去除SiON。優選地，其中：沉積的SiON膜的厚度為400A-1000A。優選地，其中：所述沉積CBL電子阻擋層，進一步為：通入600sccm—1500sccm的N2O，100sccm—150sccm的SiH4，80sccm—170sccm的N2，在外延片表面沉積厚度為1000A—2200A的CBL電子阻擋層，沉積溫度為180℃—280℃。優選地，其中：所述ITO光刻，進一步為：在SiON表面，用正性光刻膠，依次進行涂膠、軟烤、曝光、顯影、堅膜，其中，涂膠膠厚為2.5um—4um，軟烤溫度為80℃—140℃，軟烤時間為90s—120s，曝光能量為80mJ/cm2—150mJ/cm2，顯影時間40s—80s，堅膜溫度為125℃—185℃，堅膜時間為15min—30min。優選地，其中：所述ICP刻蝕露出N區，進一步為：通入70sccm—150sccm的Cl2，10sccm—35sccm的BCl3，對ICP進行刻蝕，上射頻功率為375W—680W，下射頻功率為65W—100W，刻蝕深度為10000A—16000A。優選地，其中：所述PAD光刻，進一步為：用負性光刻膠，依次進行涂膠、軟烤、曝光、爆后烘、顯影，其中，涂膠厚度為2.7um—4.2um，軟烤溫度為80℃—150℃，軟烤時間為90s—120s，曝光能量為60mJ/cm2—100mJ/cm2，爆后烘溫度為80℃—145℃，爆后烘時間為60s—180s，顯影時間為40s—100s。與現有技術相比，本申請所述的方法，達到了如下效果：第一、本專利技術LED芯片制作方法，與傳統方法相比，在蒸鍍ITO透明導電層之后接著在ITO表面沉積一層SiON，在ICP蝕刻去膠后再用磷酸去除SiON，這樣就使得ITO光刻、ITO蝕刻圖形化、ICP光刻、ICP刻蝕、ICP蝕刻去膠這幾個過程中，ITO膜層受到SiON的保護，有效避免了ITO膜的損傷和污染，提高了ITO膜層質量，從而有利于提高LED芯片的亮度，降低芯片電壓。第二、本專利技術LED芯片制作方法中，去除SiON的過程使用磷酸，而不是用傳統方法中的BOE，磷酸腐蝕氮化物比腐蝕氧化物要快很多，這樣就避免了ITO(氧化銦錫)受到BOE的腐蝕，從而進一步提高了ITO膜層的質量，此外，用磷酸腐蝕減少了芯片與BOE接觸的時間，從而大大減小BOE滲透過ITO膜腐蝕ITO膜底下CBL電子阻擋層的風險。附圖說明此處所說明的附圖用來提供對本申請的進一步理解，構成本申請的一部分，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：圖1為本專利技術LED芯片制作方法的流程圖。具體實施方式如在說明書及權利要求當中使用了某些詞匯來指稱特定組件。本領域技術人員應可理解，硬件制造商可能會用不同名詞來稱呼同一個組件。本說明書及權利要求并不以名稱的差異來作為區分組件的方式，而是以組件在功能上的差異來作為區分的準則。如在通篇說明書及權利要求當中所提及的“包含”為一開放式用語，故應解釋成“包含但不限定于”。“大致”是指在可接收的誤差范圍內，本領域技術人員能夠在一定誤差范圍內解決所述技術問題，基本達到所述技術效果。此外，“耦接”一詞在此包含任何直接及間接的電性耦接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表所述第一裝置可直接電性耦接于所述第二裝置，或通過其他裝置或耦接手段間接地電性耦接至所述第二裝置。說明書后續描述為實施本申請的較佳實施方式，然所述描述乃以說明本申請的一般原則為目的，并非用以限定本申請的范圍。本申請的保護范圍當視所附權利要求所界定者為準。實施例本文檔來自技高網...

【技術保護點】
一種LED芯片制作方法，其特征在于，依次包括：外延片清洗、沉積CBL電子阻擋層、CBL電子阻擋層圖形化、蒸鍍ITO透明導電層、沉積SiON膜、ITO光刻、用磷酸將SiON腐蝕圖形化、ITO蝕刻圖形化、ITO圖形化后去膠、ICP光刻、ICP刻蝕露出N區、ICP蝕刻去膠、用磷酸去除SiON、ITO合金和沉積SiO2保護層，所述沉積SiON膜，進一步為：采用等離子體增強化學氣相沉積法在ITO表面沉積SiON，沉積過程中，通入SiH4和N2，其中，SiH4的通入量與N2的通入量比為1:25?1:70，采用高低頻混頻沉積，其中，高頻功率為40W?100W，低頻功率為35W?95W，反應腔壓力為700Pa?1000Pa，沉積的SiON膜的厚度為100A?1500A，折射率為1.68?1.82，透過率為100?110，消光系數為0。

【技術特征摘要】
1.一種LED芯片制作方法，其特征在于，依次包括：外延片清洗、沉積CBL電子阻擋層、CBL電子阻擋層圖形化、蒸鍍ITO透明導電層、沉積SiON膜、ITO光刻、用磷酸將SiON腐蝕圖形化、ITO蝕刻圖形化、ITO圖形化后去膠、ICP光刻、ICP刻蝕露出N區、ICP蝕刻去膠、用磷酸去除SiON、ITO合金和沉積SiO2保護層，所述沉積SiON膜，進一步為：采用等離子體增強化學氣相沉積法在ITO表面沉積SiON，沉積過程中，通入SiH4和N2，其中，SiH4的通入量與N2的通入量比為1:25-1:70，采用高低頻混頻沉積，其中，高頻功率為40W-100W，低頻功率為35W-95W，反應腔壓力為700Pa-1000Pa，沉積的SiON膜的厚度為100A-1500A，折射率為1.68-1.82，透過率為100-110，消光系數為0。2.根據權利要求1所述LED芯片制作方法，其特征在于，所述用磷酸將SiON腐蝕圖形化，進一步為：將磷酸加熱至80℃-200℃，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對SiON進行腐蝕，時間為30s-200s。3.根據權利要求1所述LED芯片制作方法，其特征在于，所述用磷酸去除SiON，進一步為：將磷酸加熱至80℃-200℃，磷酸與水的體積比為5:5-9:1，用加熱后的磷酸對SiON進行沖洗，時間為30s-200s，去除SiON。4.根據權利要求1所述LED芯片制作方法，其特征在于，沉積的SiON膜的厚度為400A-1000A。5.根據權利要求1所述LED芯片制...

【專利技術屬性】
技術研發人員：胡棄疾，張雪亮，汪延明，
申請(專利權)人：湘能華磊光電股份有限公司，
類型：發明
國別省市：湖南;43