帶有ESD保護結構的半導體結構及其制作方法技術

本發明專利技術公開一種帶有ESD保護結構的半導體結構及其制作方法，制作方法包括：提供半導體襯底；在半導體襯底上形成外延層；在外延層上形成氮氧化硅層以得到第一半導體結構；蝕刻第一半導體結構中預設第一區域的氮氧化硅層和部分外延層；對蝕刻后的第一區域進行局部熱氧化生成場氧化層；去除第一半導體結構中預設第二區域的外延層表面的氮氧化硅層；在第二區域形成元胞結構；在場氧化層上形成ESD多晶層；在ESD多晶層中形成ESD多晶二極管結構，并在ESD多晶二極管結構的兩側分別形成ESD接觸孔，在第二區域的元胞結構中形成至少一個元胞結構接觸孔。通過減小或消除ESD結構區域接觸孔和元胞結構接觸孔之間的高度差，減少或消除盲孔的出現，提高器件的良品率。

【技術實現步驟摘要】

本專利技術涉及半導體設計和制作
，特別涉及一種帶有ESD保護結構的半導體結構及其制作方法。
技術介紹
靜電放電(ESD)是直接接觸或靜電場感應引起的兩個不同靜電勢的物體之間靜電荷的傳輸。對半導體器件而言，由于在很小的電阻上快速泄放電壓，泄放電流會很大，可能會超過20安培，如果這種放電通過功率MOSFET(金屬氧化物半導體場效應晶體管)或其它集成電路進行，如此大的電流將對器件或電路造成嚴重的損害。據統計，在所有半導體器件的失效機制中，ESD失效幾乎占到10％。普通的溝槽MOSFET基本不具有抵御ESD或施加到柵極的其他過電壓信號的保護。二氧化硅(SiO2)經常被用作MOS器件中的柵極電介質。通常，SiO2的可承受電壓可達到每厘米10E7V。本申請中介紹的MOS柵極電介質厚度為200埃，因此其實際的可承受電壓僅為20V，瞬間的ESD電壓承受也不過兩三百伏特。低壓功率溝槽MOSFET的工藝不同于一般的CMOS(互補金屬氧化物半導體)工藝，由于光刻次數較少，使得構成防護單元可用的有源器件和無源器件設計資源受到很大的限制，在不增加為ESD防護器件所附加特別工藝過程的情況下，不能使用硅控整流器器件以及結構復雜的器件。隨著人們對ESD失效機理深入系統的研究，研制出先進的ESD保護結構以及集成電路ESD的保護電路。2002年美國通用半導體的中國專利CN02810428.5《具有ESD保護的齊納二極管的DMOS》，通過使用穩壓鉗位保護二極管增加柵極和源極之間的抗ESD能力，穩壓二極管是使用多晶硅材料形成。如圖1所示，采用穩壓鉗位二極管，是利用穩壓管反向擊穿特性實現鉗位。穩壓二極管的工作電壓由MOSFET的工作情況而定，一般為10～25V。在靜電電壓或過電壓加到柵-源極之間時，穩壓管進入工作狀態，所以靜電電壓或過電壓會被柵-源之間的穩壓二極管鉗位，電流被旁路，加到柵極氧化層上的電壓下降，從而提高了功率MOSFET的抗靜電破壞的能力。多晶硅穩壓二極管的制作是在摻有N型雜質磷的多晶硅中注入P型雜質硼形成PN二極管，通過改變硼的注入劑量和退火推進的時間及溫度，可以調整多晶硅穩壓二極管的工作電壓。當發生ESD時，加在柵氧化層上的電壓可以由背靠背的多晶硅PN結來承受，因此器件不會發生介質擊穿。在此結構中，由于增加的通路中至少包含一對背靠背PN結，而PN結反向漏電較小，也就不會影響器件柵極和源極之間的絕緣性，但由于并聯了一組背靠背的二極管，增大了G(柵極)和S(源極)之間的漏電通道，這樣會增大柵極的漏電，一般MOSFET的柵極漏電在10nA以內，但是添加了ESD保護結構的MOSFET的漏電可以達到uA級別。這也是ESD保護型MOSFET的一個缺點。增加了多晶PN結后對柵極漏電的影響程度還要看多晶PN結的漏電大小。多晶PN結示意圖，如圖2所示，當PN結寬度變化時，實踐證明對漏電的影響不大；當PN結長度變大時，漏電會成比例增大；而當多晶PN結注入濃度增大時，漏電也會有一定程度的提高。所以能提高器件的ESD性能，同時又盡量的去降低對器件的漏電影響，一直是ESD保護型MOSFET的工作重點。設計ESD保護結構，首先我們應該確定多晶硅二極管對的數量。為保證MOSFET器件正常工作，又要起到保護的作用，多晶二極管的擊穿電壓和應滿足：VGS＜V二極管＜V柵氧擊穿，即擊穿電壓應大于柵極正常工作時施加的電壓，并小于柵極氧化層的擊穿電壓。多晶二極管的擊穿電壓取決于二極管的摻雜特性，該申請中的摻雜濃度下每對多晶硅二極管所能承受的電壓約為4～6V，而該產品希望將柵極G和源極S之間的耐壓BV提升到12V以上，所以該方案基于普通MOSFET的基礎，在柵極區制作三對背靠背的多晶PN結，這三對PN結串起來并聯在MOSFET的柵極和源極之間，起到保護柵氧化層的目的。如圖3所示，ESD結構位于芯片整體布局中的柵極和源極之間，即圖3中的柵極接觸孔A和源極接觸孔B所示位置。具體的實現方法為在柵極區的場氧塊上淀積摻有P型雜質硼的多晶硅，并且間斷性的注入N型雜質磷形成PN結。此步驟的注入可以和源極的N+摻雜同時形成，有效減少掩膜板數量。通過改變磷的注入劑量以及退火的溫度和時間，選擇合適的多晶硅面積，就可以調整ESD保護的能力。多晶二極管的兩極是通過接觸孔和MOS器件的柵源分別相連。如圖4所示，圓圈區域即為柵極接觸孔。圖5所示為該申請中MOSFET器件的柵極區的ESD保護結構的剖面示意圖。如圖5所示，接觸孔是用來引出源極以及柵極金屬的，同樣包括兩部分：一部分是圖5中右邊所示的元胞區域，用來連接源極金屬和源極注入區域N+；另一部分是圖5中左邊所示的柵極區域，用來將ESD多晶二極管的兩極并聯在柵源之間的。發展至今，相關技術的ESD保護結構已經能夠很好的為器件使用過程中遇到的ESD能量泄放提供旁路。但是隨著半導體器件尺寸的逐漸減小，處于兩個臺階上的接觸孔的尺寸也越來越小，目前已經達到0.3um。導致在曝光步驟中，ESD高臺階周圍的元胞的接觸孔會因為臺階的存在出現沒有蝕刻開，俗稱“盲孔”。盲孔會造成單獨元胞源極沒有與源極金屬接觸上，單個元胞的源極懸浮會造成整個器件擊穿電壓的異常。
技術實現思路
本專利技術旨在至少在一定程度上解決相關技術中的技術問題之一。為此，本專利技術的一個目的在于提出一種帶有ESD保護結構的半導體結構及其制作方法，通過減小或消除ESD結構區域接觸孔和元胞結構接觸孔之間的高度差，從而減少或消除盲孔的出現，提高器件的良品率。為達到上述目的，本專利技術一方面提出一種帶有ESD保護結構的半導體結構的制作方法，包括步驟：提供半導體襯底；在所述半導體襯底上形成外延層；在所述外延層上形成氮氧化硅層以得到第一半導體結構；蝕刻所述第一半導體結構中預設的第一區域的所述氮氧化硅層和部分所述外延層；對蝕刻后的所述第一區域進行局部熱氧化生成場氧化層；去除所述第一半導體結構中預設的第二區域的所述外延層表面的所述氮氧化硅層；在所述第二區域形成元胞結構；在所述場氧化層上形成ESD多晶層；在所述ESD多晶層中形成ESD多晶二極管結構，并在所述ESD多晶二極管結構的兩側分別形成ESD接觸孔，其中一側的所述ESD接觸孔通過孔內金屬與所述半導體結構的柵極連接，另一側的所述ESD接觸孔通過孔內金屬與所述半導體結構的源極連接，以及在所述第二區域的所述元胞結構中形成至少一個元胞結構接觸孔，所述至少一個元胞結構接觸孔通過孔內金屬與所述半導體結構的所述源極連接。本專利技術實施例提供一種帶有ESD保護結構的半導體結構的制作方法，通過局部蝕刻氮氧化硅層和外延層，并熱氧化蝕刻區域，使生成的場氧化層的表面或者ESD多晶層的中心區域的上表面與外延層的上表面(亦即元胞結構的表面)基本平齊，能有效的降低或消除ESD結構接觸孔與元胞結構接觸孔的高度差，減小在不同平面蝕刻接觸孔的難度，從而減小或消除盲孔的出現，改善制作工藝，提高器件的良品率。在本專利技術的一個實施例中，所述ESD接觸孔和所述元胞結構接觸孔通過同一次蝕刻形成。由于ESD結構接觸孔與元胞結構接觸孔的高度差降低，故而可以通過一次蝕刻完成，減少工藝難度，同時不會造成“盲孔”的出現，避免單個元胞的源極懸浮而造成整個器件擊穿電壓的異常情本文檔來自技高網...

【技術保護點】
一種帶有ESD保護結構的半導體結構的制作方法，其特征在于，包括步驟：提供半導體襯底；在所述半導體襯底上形成外延層；在所述外延層上形成氮氧化硅層以得到第一半導體結構；蝕刻所述第一半導體結構中預設的第一區域的所述氮氧化硅層和部分所述外延層；對蝕刻后的所述第一區域進行局部熱氧化生成場氧化層；去除所述第一半導體結構中預設的第二區域的所述外延層表面的所述氮氧化硅層；在所述第二區域形成元胞結構；在所述場氧化層上形成ESD多晶層；在所述ESD多晶層中形成ESD多晶二極管結構，并在所述ESD多晶二極管結構的兩側分別形成ESD接觸孔，其中，一側的所述ESD接觸孔通過孔內金屬與所述半導體結構的柵極連接，另一側的所述ESD接觸孔通過孔內金屬與所述半導體結構的源極連接，以及在所述第二區域的所述元胞結構中形成至少一個元胞結構接觸孔，所述至少一個元胞結構接觸孔通過孔內金屬與所述半導體結構的所述源極連接。

【技術特征摘要】
1.一種帶有ESD保護結構的半導體結構的制作方法，其特征在于，包括步驟：提供半導體襯底；在所述半導體襯底上形成外延層；在所述外延層上形成氮氧化硅層以得到第一半導體結構；蝕刻所述第一半導體結構中預設的第一區域的所述氮氧化硅層和部分所述外延層；對蝕刻后的所述第一區域進行局部熱氧化生成場氧化層；去除所述第一半導體結構中預設的第二區域的所述外延層表面的所述氮氧化硅層；在所述第二區域形成元胞結構；在所述場氧化層上形成ESD多晶層；在所述ESD多晶層中形成ESD多晶二極管結構，并在所述ESD多晶二極管結構的兩側分別形成ESD接觸孔，其中，一側的所述ESD接觸孔通過孔內金屬與所述半導體結構的柵極連接，另一側的所述ESD接觸孔通過孔內金屬與所述半導體結構的源極連接，以及在所述第二區域的所述元胞結構中形成至少一個元胞結構接觸孔，所述至少一個元胞結構接觸孔通過孔內金屬與所述半導體結構的所述源極連接。2.根據權利要求1所述的制作方法，其特征在于，所述ESD接觸孔和所述元胞結構接觸孔通過同一次蝕刻形成。3.根據權利要求1所述的制作方法，其特征在于，所述場氧化層的上表面與所述第二區域的所述外延層的上表面基本持平。4.根據權利要求3所述的制作方法，其特征在于，所述場氧化層的上表面與所述第二區域的所述外延層的上表面的高度差小于或等于1000埃。5.根據權利要求3或4所述的制作方法，其特征在于，所述蝕刻第一區域的所述氮氧化硅層和部分所述外延層包括：蝕刻所述第一區域的所述氮氧化硅層，并以第二區域的所述氮氧化硅層作為掩膜對所述第一區域的暴露的外延層進行蝕刻，蝕刻深度為0.6μm-0.8μm；所述場氧化層的厚度為1μm；所述氮氧化硅層的厚度為0.3μm；所述ESD多晶層的厚度為0.6μm-0.8μm。6.根據權利要求1所述的制作方法，其特征在于，所述ESD多晶層的中心區域的上表面與所述第二區域的所述外延層的上表面基本持平。7.根據權利要求6所述的制作方法，其特征在于，所述ESD多晶層的中心區域的上
\t表面與所述第二區域的所述外延層的上表面的高度差小于或等于1000埃。8.根據權利要求6或7所述的制作方法，其特征在于，所述蝕刻第一區域的所述氮氧化硅層和部分所述外延層包括：蝕刻所述第一區域的所述氮氧化硅層，并以第二區域的所述氮氧化硅作為掩膜對所述第一...

【專利技術屬性】
技術研發人員：朱超群，鐘樹理，陳宇，
申請(專利權)人：比亞迪股份有限公司，
類型：發明
國別省市：廣東;44