雙端口SRAM單元及具有其的存儲器件制造技術

本發明專利技術公開了一種SRAM單元，包括相互交叉耦合的第一反相器和第二反相器，以構建互補的第一數據存儲節點和第二數據存儲節點。第一訪問晶體管包括耦合到第一數據存儲節點的第一源極/漏極區、耦合到第一位線的第一漏極/源極區和耦合到第一字線的第一柵極區。第二訪問晶體管包括耦合到第二互補數據存儲節點的第二源極/漏極區、耦合到第二位線的第二漏極/源極區以及耦合到第一字線的第二柵極區。第一偽晶體管具有耦合到第一訪問晶體管的第一源極/漏極區的第一偽源極/漏極區。第二偽晶體管具有耦合到第二訪問晶體管的第二源極/漏極區的第二偽源極/漏極區。本發明專利技術提供了雙端口SRAM單元及具有其的存儲器件。

【技術實現步驟摘要】

本專利技術的實施例一般地涉及半導體
，更具體地，涉及存儲器件。
技術介紹
半導體存儲器是在基于半導體的集成電路上實現的電子數據存儲器件。半導體存儲器以許多不同的類型和技術制造。半導體存儲器具有比其他類型的數據存儲技術更快的訪問時間。例如，一個字節的數據通常可以在幾納秒之內被寫入半導體存儲器或者從半導體存儲器讀取，而用于諸如硬盤的轉動式存儲器的訪問時間在毫秒的范圍內。因為這些原因，其中，半導體存儲器被用作計算機存儲器的主存儲機制以保持計算機當前正在運行的數據，從而與其他計算機一起使用。
技術實現思路
根據本專利技術的一方面，提供了一種靜態隨機存取存儲器(SRAM)器件，包括多個靜態隨機存取存儲器單元，所述靜態隨機存取存儲器單元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器相互交叉耦合，以構建用于所述靜態隨機存取存儲器單元的互補的第一數據存儲節點和第二數據存儲節點；第一訪問晶體管包括：耦合到所述第一數據存儲節點的第一源極/漏極區、耦合到第一位線的第一漏極/源極區和耦合到第一字線的第一柵極區；第二訪問晶體管包括：耦合到所述第二數據存儲節點的第二源極/漏極區、耦合到第二位線的第二漏極/源極區以及耦合到所述第一字線的第二柵極區；第一偽晶體管，具有耦合到所述第一訪問晶體管的所述第一源極/漏極區的第一偽源極/漏極區；以及第二偽晶體管，具有耦合到所述第二訪問晶體管的所述第二源極/漏極區的第二偽源極/漏極區。根據本專利技術的另一方面，提供了一種存儲器件，所述存儲器件包括交叉耦合的第一反相器和第二反相器，以構建數據存儲元件，所述存儲器件包括：多個半導體鰭，在半導體襯底上沿著第一方向互相平行延伸，所述多個半導體鰭中的第一鰭對應于所述第一反相器的第一上拉晶體管以及所述多個半導體鰭中的第二鰭對應于所述第一反相器的第一下拉晶體管；第一柵電極，在與所述第一方向垂直的第二方向上延伸以在所述第一上拉晶體管的溝道區處跨越所述第一鰭，并且在第二方向上以直線的方式連續以在所述第一下拉晶體管的溝道區處跨越所述第二鰭；以及第二柵電極，在所述第二方向上與所述第一柵電極平行延伸，但是在第一方向上與所述第一柵電極間隔開以構建用于所述第一鰭的第一偽晶體管結構，其中，所述第一鰭在所述第一方向上的延伸終止，使得所述第一鰭的端面駐留在所述第二柵電極下方并且在所述第二柵電極的外側壁之內。根據本專利技術的又一方面，提供了一種存儲器件，所述存儲器件包括多個存儲單元，所述存儲單元包括：數據存儲元件，具有互補的第一數據存儲節點和第二數據存儲節點；第一訪問晶體管，具有耦合到第一字線的柵極，耦合到所述第一數據存儲節點的第一源極/漏極區和耦合到第一位線的第一漏極/源極區；第二訪問晶體管，具有耦合到第二字線的柵極，耦合到所述第二數據存儲節點的第二源極/漏極區和耦合到第二位線的第二漏極/源極區；第一偽晶體管，具有耦合到所述第一數據存儲節點的柵極和第一偽源極/漏極區；以及第二偽晶體管，具有耦合到所述第二數據存儲節點的第二偽源極/漏極區，并且具有浮置的、耦合到VSS或者耦合到所述第二字線的柵極。附圖說明當結合附圖閱讀時，通過下面的詳細描述可最好地理解本公開的各個方面。值得注意的是，根據工業中的標準實踐，各部部件沒有按比例繪制。實際上，可任意增加或減少各種部件的尺寸以便清楚討論。圖1示出了雙端口靜態隨機存取存儲器(DPSRAM)的框圖。圖2示出了根據一些實施例的SRAM單元的原理圖。圖3示出了根據一些實施例的包括12個晶體管的SRAM單元的原理圖。圖4A-4D示出了與圖3的一些實例一致的SRAM單元的一些實施例。圖5A示出了根據一些實施例的被實現為FinFET的SRAM訪問晶體管(accesstransistor，又稱存取晶體管)的透視圖的一些實施例。圖5B示出了沿著圖4D的線B-B的橫截面圖的一些實施例。圖6A-6D示出了與圖3的一些實例一致的SRAM單元的布局視圖的一些可選實施例。圖7A-7D示出了根據圖3的一些實例的SRAM單元的布局視圖的一些實施例。圖8A-8D示出了與圖3的一些實例一致的SRAM單元的布局視圖的一些可選實施例。具體實施方式下列公開內容提供了許多不同的實施例或實例，以實現所提供的主題的不同特征。下面描述了部件和布置的具體實例以簡化本專利技術。當然，這些僅是實例并不旨在限制。例如，下面描述中在第二部件上或上方形成第一部件可包括第一部件和第二部件以直接接觸方式形成的實施例，以及也可包括另外的部件形成在第一部件和第二部件之間使得第一部件和第二部件不直接接觸的實施例。另外，本專利技術可在各種實施例中重復參考數字和/或字母。這種重復是為了簡單和清晰的目的，本身并不指示所討論的各種實施例和/或配置之間的關系。進一步，為了易于描述，空間關系術語，例如“下方”、“之下”、“下部”、“之上”、“上部”和類似術語可在此使用以描述圖中示出的一個元件或部件相對于另一個元件或部件的關系。除了各圖中描述的方向之外空間關系術語旨在包括器件使用或操作時的不同方向。裝置可以其他方式定位(旋轉90度或者在其他方向)并且在此使用的空間關系描述符可因此同樣地被解釋。圖1示出了雙端口靜態隨機存取存儲器(DPSRAM)器件100的框圖。DPSRAM器件100包括由許多存儲單元104組成的陣列102，存儲單元104被布置為L列和N行，其中L和M可以是任何整數，并且可以相同或彼此不同。為清楚起見，單個的存儲單元104在圖1中被標記為C列-行(CCOLUMN-ROW)。如下面更詳細意識到的，在DPSRAM器件中，可以通過兩個“端口”進行讀操作和寫操作，這兩個端口在圖1中通過下標“A”和“B”指示。每個端口具有它自己的字線集以及它自己的位線集，該端口的字線集和位線集與另一端口的字線集和位線集分隔開。例如，沿著陣列的行，端口A包括字線WL1A、WL2A、…、WLMA，而端口B包括字線WL1B、WL2B、…、WLMB。沿著陣列的列，端口A包括互補位線對BL1A/BL1A′、BL2A/BL2A′、…、BLLA/BLLA′、而端口B包括互補位線對BL1B/BL1B′、BL2B/BL2B′、…、BLLB/BLLB′。對于每一列，用于一個端口的每對位線是互補的，因為每對中的一根位線被偏置(bias，加偏壓)為具有(carry)與邏輯“1”狀態對應的第一電壓電平，而每對中的另一根位線被偏置為具有與邏輯“0”狀態對應的第二電壓電平。每一存儲單元104駐留在行和列的交叉點處，并且可以通過這兩個端口被訪問。而且，因為兩個端口設計，數據可以并發地(concurrently，又稱同時地)或同時被讀取或被寫入到陣列中的兩個不同行。例如，第一行存儲單元(例如第一行中的單元C1,1到CL,1)可以通過端口A字線(例如通過WL1A)被訪問，而第二行存儲單元(例如第二行中的單元C1,2到CL,2)可以通過端口B字線(例如通過WL2B)同時被訪問。當字線訪問這些單元時，端口A的位線可以被用于從第一行的被訪問存儲單元讀取或者寫入第一行的被訪問存儲單元，而端口B的位線可以同時被用于從第二行的被訪問的存儲單元讀取或寫入第二行的被訪問的存儲單元。現在將在下列兩段中描述對端口A的示例性寫操作以及對端口B的本文檔來自技高網...

【技術保護點】
一種靜態隨機存取存儲器(SRAM)器件，包括多個靜態隨機存取存儲器單元，所述靜態隨機存取存儲器單元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器相互交叉耦合，以構建用于所述靜態隨機存取存儲器單元的互補的第一數據存儲節點和第二數據存儲節點；第一訪問晶體管包括：耦合到所述第一數據存儲節點的第一源極/漏極區、耦合到第一位線的第一漏極/源極區和耦合到第一字線的第一柵極區；第二訪問晶體管包括：耦合到所述第二數據存儲節點的第二源極/漏極區、耦合到第二位線的第二漏極/源極區以及耦合到所述第一字線的第二柵極區；第一偽晶體管，具有耦合到所述第一訪問晶體管的所述第一源極/漏極區的第一偽源極/漏極區；以及第二偽晶體管，具有耦合到所述第二訪問晶體管的所述第二源極/漏極區的第二偽源極/漏極區。

【技術特征摘要】
2015.10.19 US 62/243,242;2016.08.29 US 15/249,8851.一種靜態隨機存取存儲器(SRAM)器件，包括多個靜態隨機存取存儲器單元，所述靜態隨機存取存儲器單元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器相互交叉耦合，以構建用于所述靜態隨機存取存儲器單元的互補的第一數據存儲節點和第二數據存儲節點；第一訪問晶體管包括：耦合到所述第一數據存儲節點的第一源極/漏極區、耦合到第一位線的第一漏極/源極區和耦合到第一字線的第一柵極區；第二訪問晶體管包括：耦合到所述第二數據存儲節點的第二源極/漏極區、耦合到第二位線的第二漏極/源極區以及耦合到所述第一字線的第二柵極區；第一偽晶體管，具有耦合到所述第一訪問晶體管的所述第一源極/漏極區的第一偽源極/漏極區；以及第二偽晶體管，具有耦合到所述第二訪問晶體管的所述第二源極/漏極區的第二偽源極/漏極區。2.根據權利要求1所述的靜態隨機存取存儲器器件，其中，所述第一偽晶體管和所述第二偽晶體管中的至少一個具有耦合到所述第一數據存儲節點的柵極。3.根據權利要求1所述的靜態隨機存取存儲器器件，其中，所述第一偽晶體管和所述第二偽晶體管中的至少一個具有耦合到所述第一字線的柵極。4.根據權利要求1所述的靜態隨機存取存儲器器件，其中，所述第一偽晶體管和所述第二偽晶體管中的至少一個具有耦合到地的柵極。5.根據權利要求1所述的靜態隨機存取存儲器器件，其中，所述第一偽晶體管和所述第二偽晶體管中的至少一個具有浮置的柵極。6.根據權利要求1所述的靜態隨機存取存儲器器件，進一步包括：第三偽晶體管，具有耦合到所述第一訪問晶體管的所述第一源極/漏極區的第三偽源極/漏極區；以及第四偽晶體管，具有耦合到所述第二訪問晶體管的所述第二源極/漏極區的第四偽源極/漏極區。7.根據權利要求6所述的靜態隨機存取存儲器器件，其中，所述第一偽晶體管和所述第二偽晶體管是p型晶體管并且具...

【專利技術屬性】
技術研發人員：廖忠志，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣;71