一種阻變存儲器電路制造技術(shù)

一種阻變存儲器電路，包括譯碼器電路、電平選擇電路、靈敏器放大電路，結(jié)構(gòu)簡單、易于實(shí)現(xiàn)、速度快，適應(yīng)性好，所設(shè)計(jì)的RAM存儲器完全能夠達(dá)到設(shè)計(jì)要求，在設(shè)計(jì)的頻率下，RRAM存儲器正常工作并能實(shí)現(xiàn)數(shù)據(jù)的準(zhǔn)確讀寫，以并行方式輸出數(shù)據(jù)。能夠在任何情況下都不會存在誤讀現(xiàn)象，有效避免串?dāng)_問題。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及一種阻變存儲器電路，適用于存儲領(lǐng)域。
技術(shù)介紹
半導(dǎo)體存儲器誕生于上世紀(jì)60年代，至今已有大約50年的發(fā)展史。經(jīng)過50年的發(fā)展，存儲器種類也越來越多，然而不同種類的存儲器有著截然不同的特性。若按照存儲方式和功能來分，半導(dǎo)體存儲器可分為揮發(fā)性存儲器(隨機(jī)存儲器RAM)和非揮發(fā)性存儲器(只讀存儲器ROM)兩大類，揮發(fā)性存儲器是指存儲器存儲的信息需要電維持，存儲器斷電后，數(shù)據(jù)丟失，如DRAM(動態(tài)隨機(jī)存儲器)，SRAM(靜態(tài)隨機(jī)存儲器)等都屬于揮發(fā)性存儲器。非揮發(fā)性存儲器則相反，存儲器斷電后，存儲信息繼續(xù)保留，如現(xiàn)在主流的“閃存”(Flash)。由于便攜式電子產(chǎn)品(手機(jī)，mp3、u盤，筆記本電腦)的普及，非揮發(fā)性存儲器，特別是Flash，所占據(jù)的市場份額也越來越大。但這類存儲器需要較大的操作電壓、較低的存儲速度、復(fù)雜的電路結(jié)構(gòu)等缺點(diǎn)都難以滿足現(xiàn)代電子產(chǎn)品的需要。而且Flash在工藝縮小時按比例縮小存在很大困難，特別是在32nm技術(shù)以下，這種存儲器難于保證其功能。為解決這些問題，基于以電阻值變化為信息存儲方式的多種新型非揮發(fā)性存儲器得到迅速發(fā)展，如鐵電存儲器(FRAM)，磁存儲器(MRAM)，相變存儲器(PRAM)，阻變式存儲器(RRAM)。雖然對于鐵電存儲器，磁存儲器，相變存儲器的存儲機(jī)理己有公認(rèn)的理論解釋，但對阻變存儲器的阻變機(jī)理仍沒有統(tǒng)一的，公認(rèn)的理論解釋。盡管如此，阻變存儲器擁有低操作電壓、功耗低、結(jié)構(gòu)簡單、存儲密度高、讀寫速度快、保持時間長、與CMOS工藝相兼容等特點(diǎn)而被廣泛研究.從表。隨著集成電路與半導(dǎo)體加工工藝的不斷進(jìn)步，現(xiàn)有的存儲器越來越難以滿足電子產(chǎn)品的需求。作為一種新型非易失存儲器，阻變存儲器以其優(yōu)越的性能得到了業(yè)界的廣泛認(rèn)可。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)提供一種阻變存儲器電路，包括譯碼器電路、電平選擇電路、靈敏器放大電路，結(jié)構(gòu)簡單、易于實(shí)現(xiàn)、速度快，適應(yīng)性好，能夠在任何情況下都不會存在誤讀現(xiàn)象，有效避免串?dāng)_問題。本專利技術(shù)所采用的技術(shù)方案是：阻變存儲器電路由譯碼器電路、電平選擇電路、靈敏器放大電路構(gòu)成。所述行地址譯碼器的存儲陣列的行數(shù)為16，因此需要4個行輸入地址信號(D6-D9)端口，譯碼器的輸出信號端口有16個(YO-Y15)。譯碼電路采用兩級譯碼，第一級譯碼電路為兩個2-4譯碼器，第二級譯碼電路為16個與門。當(dāng)譯碼器工作時，輸入地址信號首先被分為兩組(D6和D7一組，D8和D9一組)，分別進(jìn)入第一級譯碼電路進(jìn)行譯碼。譯碼所產(chǎn)生的信號隨后進(jìn)入第二級譯碼電路產(chǎn)生字線信號的全譯碼陣列。所述列地址寫電路譯碼器的設(shè)計(jì)行地址譯碼器的不同之處在于:存儲器的列數(shù)為32，需要5個輸入地址信號(D1-DS)端口，譯碼器的輸出信號端口有32個(y0-y31>。整個譯碼器，電路分為兩級。第一級為一個3-8譯碼器和一個2一譯碼器，第二級為32個與門。其中為減小2-4譯碼器的扇出，在2一譯碼器輸出端接緩沖器。所述行電平選擇電路中，csb為片選信號，write和read分別為寫使能信號和讀使能信號，data為數(shù)據(jù)輸入端，a為地址線，端口Vread,Vset,Vf1,Vf2。分別為電壓輸入端口。端口out為輸出端口，直接與存儲陣列的字線相連，輸出端口Y用于產(chǎn)生Reset信號(當(dāng)片選信號，寫使能信號write和地址信號同時有效時，端口Y輸出高電平)。由于存儲陣列的字線為16,因此共需要16個行電平選擇電路。在行電平選擇電路中，片選信號。sb的優(yōu)先級最高，讀使能信號read和寫使能信號write其次，隨后是地址信號，優(yōu)先級最低的是數(shù)據(jù)信號。所設(shè)計(jì)的行電平選擇電路能夠控制不同電壓值的傳輸，同時注意的是，開關(guān)管存在一定的閩值損失。所述列電平選擇電路中,輸入端口a是地址信號，write為寫使能信號，csb為片選信號，gnd為接地端,為輔助電壓輸入端:端口。OUT為輸出端，直接接存儲陣列的位線，輸出端口Y用于產(chǎn)生Reset信號(當(dāng)片選信號，寫使能信號write和地址信號同時有效時，端口Y輸出高電平)。由于本文設(shè)計(jì)的存儲陣列的位線為32，因此整個存儲器共需要32個列電平選擇電路。所述控制電路中的輸入端口a接行電平選擇電路的輸出端Y，輸入端口b接列電平選擇電路的輸出端Y。控制電路的輸出端口Reset接RRAM器件模型的Reset端。由于存儲陣列共有512個存儲單元，因此RAM存儲器共需要512個控制電路。只有當(dāng)信號a,b同時為高電平時，Reset信號才能為高電平，并且高電平的脈沖寬度遠(yuǎn)遠(yuǎn)小于寫操作的電壓脈沖寬度。所述靈敏放大器采用運(yùn)算放大型靈敏放大器結(jié)構(gòu)，其中，晶體管M1和晶體管M2為信號輸入端，兩晶體管尺寸相同。晶體管M3和M4作為一有源的電流鏡負(fù)載，尺寸也相同。晶體管M3為電流源，Vin為位線電壓，Vref為參考電壓，Vout為單端輸出。此靈敏放大器的工作過程為:當(dāng)輸入電壓Vin>Vref時，Vout的輸出值大于Vdd/2；當(dāng)Vin<Vref時，Vout輸出值小于Vdd/2。當(dāng)Vin=Vref時，電路完全對稱通過設(shè)置晶體管M1和晶體管M3的尺寸，Vout=Vdd/2。由于Vin和Vref差值相差不大，所有晶體管工作在飽和區(qū)。靈敏放大器電路后接緩沖器，這樣即可把存儲單元的存儲信息讀出，并轉(zhuǎn)化成所需要的數(shù)字信號。本專利技術(shù)的有益效果是：構(gòu)緊湊，加樣精度高、速度快，適應(yīng)性好，取代了傳統(tǒng)的移液器，提高了加樣效率，解決了多針頭加樣針頭浪費(fèi)的問題，縮短了芯片檢測分析周期。附圖說明下面結(jié)合附圖和實(shí)施例對本專利技術(shù)進(jìn)一步說明。圖1是本專利技術(shù)的行地址譯碼器電路。圖2是本專利技術(shù)的列地址寫電路譯碼器電路。圖3是本專利技術(shù)的行電平選擇電路。圖4是本專利技術(shù)的列電平選擇電路。圖5是本專利技術(shù)的控制電路。圖6是本專利技術(shù)的靈敏放大電路。具體實(shí)施方式下面結(jié)合附圖和實(shí)施例對本專利技術(shù)作進(jìn)一步說明。如圖1,行地址譯碼器的實(shí)際電路，存儲陣列的行數(shù)為16，因此需要4個行輸入地址信號(D6-D9)端口，譯碼器的輸出信號端口有16個(YO-Y15)。從圖中可看出，本文設(shè)計(jì)的譯碼電路采用兩級譯碼。第一級譯碼電路為兩個2-4譯碼器，第二級譯碼電路為16個與門。當(dāng)譯碼器工作時，輸入地址信號首先被分為兩組(D6和D7一組，D8和D9一組)，分別進(jìn)入第一級譯碼電路進(jìn)行譯碼。譯碼所產(chǎn)生的信號隨后進(jìn)入第二級譯碼電路產(chǎn)生字線信號的全譯碼陣列。如圖2，列地址寫電路譯碼器的設(shè)計(jì)行地址譯碼器的不同之處在于:存儲器的列數(shù)為32，需要5個輸入地址信號(D1-DS)端口，譯碼器的輸出信號端口有32個(y0-y31)。整個譯碼器，電路分為兩級。第一級為一個3-8譯碼器和一個2一譯碼器，第二級為32個與門。其中為減小2-4譯碼器的扇出，在2一譯碼器輸出端接緩沖器。如圖3，csb為片選信號，write和read分別為寫使能信號和讀使能信號，data為數(shù)據(jù)輸入端，a為地址線，端口Vread,Vsd,Vread,Vf1,Vf2分別為電壓輸入端口。端口OUT為輸出端口，直接與存儲陣列的字線相連，輸出端口Y用于產(chǎn)生Reset信號(當(dāng)片選信號，寫使能信號write和地址信號同時有效時，端口Y輸出高電平)。由于存儲陣列的字線為16,因此共需要16個行電平選擇電路。在行電平選擇電路中，片選信號sb的優(yōu)先級最高本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種阻變存儲器電路，其特征是：所述的阻變存儲器電路由譯碼器電路、電平選擇電路、靈敏器放大電路組成。

【技術(shù)特征摘要】
1.一種阻變存儲器電路，其特征是：所述的阻變存儲器電路由譯碼器電路、電平選擇電路、靈敏器放大電路組成。2.根據(jù)權(quán)利要求1所述的一種阻變存儲器電路，其特征是：所述行地址譯碼器中，譯碼電路采用兩級譯碼，第一級譯碼電路為兩個2-4譯碼器，第二級譯碼電路為16個與門。3.根據(jù)權(quán)利要求1所述的一種阻變存儲器電路，其特征是：所述行電平選擇電路中，csb為片選信號，write和read分別為寫使能信號和讀使能信號。4.根據(jù)權(quán)利要求1所述的一種阻變存儲器電路，其特征是：所述在行電平選擇電路中，片選信號sb的優(yōu)先級最高，讀使能信號read和寫使能信號write其次，隨后是地址信號，優(yōu)先級最低的是數(shù)據(jù)信號。5.根據(jù)權(quán)利要求1所述的一種阻變存儲器電路，其特征是：所述列電平選擇電路中,輸入端口a是地址信號，write為寫使...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：田榮俠，
申請(專利權(quán))人：田榮俠，
類型：發(fā)明
國別省市：遼寧;21