一種基于DDS的高分辨率信號發生器制造技術

本發明專利技術公開了一種基于DDS的高分辨率信號發生器。包括FPGA模塊上集成有微處理器、PLL時鐘、單片機擴展接口、存儲器ROM和DDS組件模塊；FLASH存儲器和SDRAM存儲器均用于存儲輸入信號，并將DDS組件模塊處理后得到的輸入信號的輸出數據存入存儲器ROM，從存儲器ROM中讀取函數ROM表中的數據，處理后將數據發送至DAC轉換模塊得到波形信號輸出。本發明專利技術通過在FPGA的片上集成DDS組件、單片機擴展接口和PLL，得到較高的頻率分辨率、較寬的頻率帶寬，提高波形頻率的穩定性；實現寬帶掃頻信號輸出，具有相位噪聲低，雜散抑制好，跳頻速度快；用于接入不同控制類型的單片機作為控制器件，使得該信號發生器具有高度的開發性。

A high resolution signal generator based on DDS

The invention discloses a high resolution signal generator based on DDS. Including the FPGA module integrated with PLL single-chip microprocessor, clock, interface, ROM and DDS extended memory module; FLASH memory and SDRAM memory are used to store the input signal and the output data of the input signal DDS module is processed into memory ROM, read data from the memory function in the ROM table in ROM processing after sending data to the DAC output waveform signal conversion module. The invention extends through the FPGA interface and PLL chip integrated DDS module, microcontroller, frequency bandwidth, high frequency resolution and wide frequency, improve the stability of waveform; broadband frequency sweep signal output, with low phase noise, spurious suppression, frequency hopping speed for different types of access control; MCU as a control device, the signal generator has highly developed.

【技術實現步驟摘要】

本專利技術屬于信號發生器
，特別是涉及一種基于DDS的高分辨率信號發生器。
技術介紹
信號源作為一種基本電子設備無論是在教學、科研還是在部隊技術保障中，都有著廣泛的使用。信號源作為一種通用電子測試儀器是我軍進行高科技戰爭不可缺少的一種測試儀器。因此，從理論到工程對信號的發生進行深入研究，不論是從教學科研角度，還是從部隊技術保障服務角度出發都有著積極的意義。隨著科學技術的發展和測量技術的進步，對信號源的要求越來越高，普通的信號發生器已無法滿足目前日益發展的數字
科研和教學的需要DDS技術是一種新興的頻率合成技術，要求具有頻率分辨率極高、頻率切換速度快、切換相位連續、輸出信號相位噪聲低、可編程、全數字化易于集成、體積小、重量輕等優點。
技術實現思路
本專利技術的目的在于提供一種基于DDS的高分辨率信號發生器，通過利用在FPGA的片上可編程系統，在FPGA的片上集成DDS組件和PLL，實現寬帶掃頻信號輸出，并且在FPGA的片上集成單片機擴展接口，用于接入不同控制類型的單片機作為控制器件，使得該信號發生器具有高度的開發性。本專利技術是通過以下技術方案實現的：本專利技術為一種基于DDS的高分辨率信號發生器，包括FPGA模塊上集成有微處理器、PLL時鐘、單片機擴展接口、存儲器ROM和DDS組件模塊；其中，所述單片機擴展接口用于外接單片機；PLL時鐘實現基準時鐘的分頻和倍頻，使系統時鐘更加穩定精確為SDROM和DDS電路提供基準時鐘；其中，所述DDS組件模塊包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的輸入信號依次通過LPF、AMP、LPF、PD、LF和VOC得到輸入信號的輸出數據；LPF和AMP組成低通濾波器，通過LPF輸出一個較純凈的波信號；存儲器ROM中的查詢表用于實現從相位累加器輸出的相位值帶幅度值的轉換，然后送到DAC轉換模塊將幅度值的數字量轉變為模擬量。所述FPGA模塊連接有FLASH存儲器、SDRAM存儲器、USB通信模塊、顯示模塊、電源模塊、JTAG接口、DAC轉換模塊和輸入模塊；其中，所述FLASH存儲器和SDRAM存儲器均用于存儲輸入信號，并將DDS組件模塊處理后得到的輸入信號的輸出數據存入存儲器ROM，從存儲器ROM中讀取函數ROM表中的數據，處理后將數據發送至DAC轉換模塊得到波形信號輸出。進一步地，所述USB通信模塊用于信號發生器的FLASH存儲器和SDRAM存儲器上的數據讀取。進一步地，所述顯示模塊用于顯示信號發生器的輸出數據的波形圖。進一步地，所述輸入模塊為鍵盤或觸摸屏。本專利技術具有以下有益效果：本專利技術通過利用在FPGA的片上可編程系統，充分利用軟邏輯，可以得到較高的頻率分辨率、較寬的頻率帶寬，提高波形頻率的穩定性；在FPGA的片上集成DDS組件和PLL，實現寬帶掃頻信號輸出，具有相位噪聲低，雜散抑制好，跳頻速度快；并且在FPGA的片上集成單片機擴展接口，用于接入不同控制類型的單片機作為控制器件，使得該信號發生器具有高度的開發性。當然，實施本專利技術的任一產品并不一定需要同時達到以上所述的所有優點。附圖說明為了更清楚地說明本專利技術實施例的技術方案，下面將對實施例描述所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本專利技術的一種基于DDS的高分辨率信號發生器的系統圖；圖2為DDS組件模塊的系統圖。具體實施方式下面將結合本專利技術實施例中的附圖，對本專利技術實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本專利技術中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其它實施例，都屬于本專利技術保護的范圍。請參閱圖1和圖2所示，本專利技術為一種基于DDS的高分辨率信號發生器，包括FPGA模塊上集成有微處理器、PLL時鐘、單片機擴展接口、存儲器ROM和DDS組件模塊；其中，單片機擴展接口用于外接單片機；PLL時鐘實現基準時鐘的分頻和倍頻，使系統時鐘更加穩定精確為SDROM和DDS電路提供基準時鐘；其中，DDS組件模塊包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的輸入信號依次通過LPF、AMP、LPF、PD、LF和VOC得到輸入信號的輸出數據；LPF和AMP組成低通濾波器，采用HMC478放大器，通過LPF輸出一個較純凈的波信號；存儲器ROM中的查詢表用于實現從相位累加器輸出的相位值帶幅度值的轉換，然后送到DAC轉換模塊將幅度值的數字量轉變為模擬量。DDS選用AD9852芯片，PD選用ADF4113鑒相芯片。FPGA模塊連接有FLASH存儲器、SDRAM存儲器、USB通信模塊、顯示模塊、電源模塊、JTAG接口、DAC轉換模塊和輸入模塊；其中，FLASH存儲器和SDRAM存儲器均用于存儲輸入信號，并將DDS組件模塊處理后得到的輸入信號的輸出數據存入存儲器ROM，從存儲器ROM中讀取函數ROM表中的數據，處理后將數據發送至DAC轉換模塊得到波形信號輸出。其中，USB通信模塊用于信號發生器的FLASH存儲器和SDRAM存儲器上的數據讀取。其中，顯示模塊用于顯示信號發生器的輸出數據的波形圖。其中，輸入模塊為鍵盤或觸摸屏。當單片機擴展接口上未接入單片機時，FPGA模塊上的微處理器作用于DDS組件模塊；當FPGA模塊上的微處理器監視到單片機擴展接口上接入單片機，單片機向微處理器發出終止微處理器工作的命令，通過單片機作用于DDS組件模塊，實現對該發生器的擴展和開發。LPF，是“LowPassFilter”的縮寫，意為“低通濾波器”。就是讓低頻信號通過，阻止高頻信號通過。PLL(PhaseLockedLoop)：為鎖相回路或鎖相環，用來統一整合時脈訊號，使高頻器件正常工作，如內存的存取資料等。鑒相器(phasedetector，PD)，是能夠鑒別出輸入信號的相差的器件，是使輸出電壓與兩個輸入信號之間的相位差有確定關系的電路。以上公開的本專利技術優選實施例只是用于幫助闡述本專利技術。優選實施例并沒有詳盡敘述所有的細節，也不限制該專利技術僅為所述的具體實施方式。顯然，根據本說明書的內容，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本專利技術的原理和實際應用，從而使所屬
技術人員能很好地理解和利用本專利技術。本專利技術僅受權利要求書及其全部范圍和等效物的限制。本文檔來自技高網...

【技術保護點】
一種基于DDS的高分辨率信號發生器，包括FPGA模塊，其特征在于：所述FPGA模塊上集成有微處理器、PLL時鐘、單片機擴展接口、存儲器ROM和DDS組件模塊；其中，所述單片機擴展接口用于外接單片機；其中，所述DDS組件模塊包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的輸入信號依次通過LPF、AMP、LPF、PD、LF和VOC得到輸入信號的輸出數據；所述FPGA模塊連接有FLASH存儲器、SDRAM存儲器、USB通信模塊、顯示模塊、電源模塊、JTAG接口、DAC轉換模塊和輸入模塊；其中，所述FLASH存儲器和SDRAM存儲器均用于存儲輸入信號，并將DDS組件模塊處理后得到的輸入信號的輸出數據存入存儲器ROM，從存儲器ROM中讀取函數ROM表中的數據，處理后將數據發送至DAC轉換模塊得到波形信號輸出。

【技術特征摘要】
1.一種基于DDS的高分辨率信號發生器，包括FPGA模塊，其特征在于：所述FPGA模塊上集成有微處理器、PLL時鐘、單片機擴展接口、存儲器ROM和DDS組件模塊；其中，所述單片機擴展接口用于外接單片機；其中，所述DDS組件模塊包括DDS、LPF、AMP、PD、LF和VOC；所述DDS的輸入信號依次通過LPF、AMP、LPF、PD、LF和VOC得到輸入信號的輸出數據；所述FPGA模塊連接有FLASH存儲器、SDRAM存儲器、USB通信模塊、顯示模塊、電源模塊、JTAG接口、DAC轉換模塊和輸入模塊；其中，所述FLASH存儲器和SDRAM存儲器均用...

【專利技術屬性】
技術研發人員：水曉敏，馬正源，盛迎接，
申請(專利權)人：合肥鼎馳儀器有限公司，
類型：發明
國別省市：安徽;34