半導體裝置制造方法及圖紙

半導體裝置包括搭載在搭載于配線基板的中介部上且經由中介部而彼此電連接的第一及第二半導體部件。并且，中介部的多個配線層具有從作為基準的主面側依次層疊的第一配線層、第二配線層及第三配線層。并且，在中介部的夾在第一半導體部件和第二半導體部件之間的第一區域中，第三配線層中的基準電位用配線的比例比第一配線層中的基準電位用配線的比例大。并且，在第一區域中，第一配線層中的信號用配線的比例比第三配線層中的信號用配線的比例大。

Semiconductor device

A semiconductor device includes a first and a two semiconductor component mounted on an intermediate portion mounted on a wiring substrate and electrically connected to each other via an intermediary portion. Furthermore, a plurality of wiring layers of the intermediate part have a first wiring layer, a second wiring layer and a three wiring layer which are sequentially stacked from the main surface side as the reference. And, in a first region of the Department of intermediary is sandwiched between the first semiconductor components and second semiconductor components, third reference potential wiring layer in the wiring ratio than the reference potential of the first wiring layer in a large proportion of wiring. Also, in the first area, the ratio of the signal in the first wiring layer is larger than the proportion of the signal in the third wiring layer.

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及一種半導體裝置，并涉及有效地應用于例如半導體芯片等多個半導體部件經由中介部彼此電連接的半導體裝置的技術。
技術介紹
在日本特表2010-538358號公報(專利文獻1)、日本特開2013-138177號公報(專利文獻2)、日本特開2014-11169號公報(專利文獻3)、美國專利第8653676號說明書(專利文獻4)以及日本特開2014-11284號公報(專利文獻5)中記載有多個半導體芯片經由中介部彼此電連接的半導體裝置。現有技術文獻專利文獻專利文獻1：日本特表2010-538358號公報專利文獻2：日本特開2013-138177號公報專利文獻3：日本特開2014-11169號公報專利文獻4：美國專利第8653676號說明書專利文獻5：日本特開2014-11284號公報
技術實現思路
專利技術要解決的課題存在一種經由中介部將多個半導體部件彼此電連接的技術。并且，在將中介部搭載在作為半導體封裝體的基材的配線基板上的情況下，能夠通過配線基板確保封裝強度，因此能夠提高形成于中介部的多個配線的配置密度。并且，如果在中介部設置多個配線層，則能夠進一步增加連接多個半導體部件之間的配線數。但是，可知的是，在中介部設置有多個配線層的情況下，從信號傳輸的可靠性的觀點來看存在課題。例如，根據構成中介部的基材的構件相對于高頻信號的絕緣性的程度，存在如下情況：流過信號傳輸路徑的電流的一部分被中介部的基材消耗而成為信號衰減的原因。另外，例如，在經由中介部在多個半導體部件之間傳輸信號的情況下，優選縮短形成于中介部的信號傳輸路徑。另外，例如，在中介部設置多個配線層的情況下，各配線層的厚度變薄，因此需要使信號傳輸路徑的阻抗值持續地達到預定的值的技術。其他課題和新的特征根據本說明書的記載以及附圖而變得明確。用于解決課題的技術方案一實施方式的半導體裝置，包括搭載在搭載于配線基板的中介部上且經由中介部而彼此電連接的第一及第二半導體部件。并且，上述中介部具有基材和配置在上述基材的主面上的多個配線層。上述多個配線層具有第一配線層、第二配線層以及第三配線層，上述第二配線層比上述第一配線層遠離上述基材的主面，上述第三配線層比上述第二配線層遠離上述主面。并且，在俯視視角下，在上述中介部的夾在上述第一半導體部件和上述第二半導體部件之間的第一區域中，作為構成基準電位的傳輸路徑的一部分的基準電位用配線的比例，上述第三配線層中的上述基準電位用配線的比例比上述第一配線層中的上述基準電位用配線的比例大。并且，在上述第一區域中，作為構成信號的傳輸路徑的一部分的信號用配線的比例，上述第一配線層中的上述信號用配線的比例比上述第三配線層中的上述信號用配線的比例大。專利技術效果根據上述一實施方式，能夠提高半導體裝置的可靠性。附圖說明圖1是作為一實施方式的半導體裝置的俯視圖。圖2是圖1所示的半導體裝置的仰視圖。圖3是沿著圖1的A-A線的剖視圖。圖4是示出將圖1～圖3所示的半導體裝置搭載于安裝基板時的電路結構例的說明圖。圖5是圖3的A部的放大剖視圖。圖6是圖3的B部的放大剖視圖。圖7是示出信號傳輸路徑的工作頻率與信號損失的關系的說明圖。圖8是示意性地示出電流在硅基板中流動的狀態的主要部分剖視圖。圖9是放大地示出圖1所示的邏輯芯片和存儲芯片之間的區域周圍的放大俯視圖。圖10是示出在圖5以及圖6所示的中介部的各配線層中按照傳輸對象的種類的配置比例的例子的主要部分剖視圖。圖11是示出在作為與圖10不同的研究例的中介部的各配線層中按照傳輸對象的種類的配置比例的例子的主要部分剖視圖。圖12是圖1所示的B部的放大俯視圖。圖13是作為相對于圖6的變形例的半導體裝置的放大剖視圖。圖14是相對于圖12的變形例，并且是圖13所示的半導體裝置的放大俯視圖。圖15是沿著圖14的A-A線的放大剖視圖。圖16是相對于圖10的變形例，并且是示出在圖5以及圖6所示的中介部的各配線層中按照傳輸對象的種類的配置比例的例子的主要部分剖視圖。圖17是示出圖6所示的中介部的形成有多個表面電極的層的靠下一層的配線層的構造例的放大俯視圖。圖18是相對于圖10的變形例，并且是示出中介部的各配線層之間的距離以及按照傳輸對象的種類的配置比例的例子的主要部分剖視圖。圖19是示出相對于圖10的其他變形例的主要部分剖視圖。圖20是示出使用圖1～圖19說明的半導體裝置的制造工序的概要的說明圖。圖21是作為相對于圖6的變形例的半導體裝置的放大剖視圖。圖22是相對于圖10的變形例，并且是示出在圖21所示的中介部的各配線層中按照傳輸對象的種類的配置比例的例子的主要部分剖視圖。圖23是相對于圖22的變形例，并且是示出在中介部的各配線層中按照傳輸對象的種類的配置比例的例子的主要部分剖視圖。具體實施方式(本申請中的記載形式、基本用語、用法的說明)在本申請中，為便于說明，實施方式的記載內容根據需要分成多個部分等而記載，除去特別明示不是那樣的情況，它們不是彼此獨立的，而不限于記載的前后順序，是單一例的各部分、一方是另一方的一部分的詳細內容或者一部分或者全部的變形例等。并且，在原則上，同樣的部分省略重復說明。并且，實施方式中的各構成要素除去特別明示不是那樣的情況、在理論上限定為該數的情況以及根據上下文明確為不是那樣的情況之外，并不是必須的。同樣地，在實施方式等的記載中，關于材料、組成等，即使敘述為“由A構成的X”等，除去特別明示不是那樣的情況以及根據上下文明確為不是那樣的情況之外，也不能排除包含A以外的要素的情況。例如涉及成分來說，是指“包含A來作為主要成分的X”等的意思。例如，即使敘述為“硅部件”等，也不是限定為純粹的硅，當然也包括含有SiGe(硅、鍺)合金或其他以硅為主要成分的多元合金、其他添加物等的部件。并且，即使敘述為鍍金、Cu層、鍍鎳等，除去特別明示不是那樣的情況，不僅包含純粹的物質，還包含分別以金、Cu、鎳等為主要成分的部件。進而，在提及特定的數值、數量時，除去特別明示不是那樣的情況、在理論上限定為該數的情況以及根據上下文明確為不是那樣的情況之外，也可以是大于該特定的數值的數值，也可以是小于該特定的數值的數值。并且，在實施方式的各圖中，同一部分或者同樣的部分由同一記號或者類似的標號或者參考編號示出，在原則上不重復說明。并且，在附圖中，在復雜的情況或者明確與空隙的區別的情況下，存在即使是剖面反而省略陰影線等的情況。與此相關聯地，在根據說明等而明確的情況下等，存在即使俯視是閉合的孔，也省略背景的輪廓線的情況。進而，即使不是剖面，為了明示不是空隙的情況，或者，為了明示區域的邊界，有時會標注陰影線或點狀圖案。(實施方式1)在本實施方式中，作為多個半導體部件經由中介部彼此電連接的半導體裝置的例子，列舉說明多個半導體芯片搭載于在硅基板形成有多個配線層的所謂的硅中介部的實施方式。詳細地說，在本實施方式中例示性地列舉說明的半導體裝置具有存儲芯片和邏輯芯片，所述存儲芯片形成有存儲電路，所述邏輯芯片形成有控制存儲芯片的控制電路、運算處理電路。并且，存儲芯片和邏輯芯片經由硅中介部電連接，并在一個封裝體內形成有系統。這樣在一個封裝體內形成有系統的半導體裝置被稱為SiP(SysteminPackage，系統級封裝)。并且，在一個封裝體內搭載有多個半導本文檔來自技高網...

【技術保護點】
一種半導體裝置，包括：配線基板；中介部，搭載于所述配線基板的第一面；第一半導體部件，搭載在所述中介部上；第二半導體部件，與所述第一半導體部件并列地搭載在所述中介部上，并且控制所述第一半導體部件；以及多個外部端子，形成于所述配線基板的與所述第一面相反一側的第二面，所述中介部具有以半導體材料作為母材的基材和配置在所述基材的主面上的多個配線層，所述第一半導體部件和所述第二半導體部件經由所述多個配線層而彼此電連接，所述多個配線層具有第一配線層、第二配線層以及第三配線層，所述第二配線層比所述第一配線層遠離所述基材的主面，所述第三配線層比所述第二配線層遠離所述基材的主面，在俯視視角下，在所述中介部的夾在所述第一半導體部件和所述第二半導體部件之間的第一區域中，作為構成基準電位的傳輸路徑的一部分的基準電位用配線的比例，所述第三配線層中的所述基準電位用配線的比例比所述第一配線層中的所述基準電位用配線的比例大，作為構成信號的傳輸路徑的一部分的信號用配線的比例，所述第一配線層中的所述信號用配線的比例比所述第三配線層中的所述信號用配線的比例大。

【技術特征摘要】
【國外來華專利技術】1.一種半導體裝置，包括：配線基板；中介部，搭載于所述配線基板的第一面；第一半導體部件，搭載在所述中介部上；第二半導體部件，與所述第一半導體部件并列地搭載在所述中介部上，并且控制所述第一半導體部件；以及多個外部端子，形成于所述配線基板的與所述第一面相反一側的第二面，所述中介部具有以半導體材料作為母材的基材和配置在所述基材的主面上的多個配線層，所述第一半導體部件和所述第二半導體部件經由所述多個配線層而彼此電連接，所述多個配線層具有第一配線層、第二配線層以及第三配線層，所述第二配線層比所述第一配線層遠離所述基材的主面，所述第三配線層比所述第二配線層遠離所述基材的主面，在俯視視角下，在所述中介部的夾在所述第一半導體部件和所述第二半導體部件之間的第一區域中，作為構成基準電位的傳輸路徑的一部分的基準電位用配線的比例，所述第三配線層中的所述基準電位用配線的比例比所述第一配線層中的所述基準電位用配線的比例大，作為構成信號的傳輸路徑的一部分的信號用配線的比例，所述第一配線層中的所述信號用配線的比例比所述第三配線層中的所述信號用配線的比例大。2.根據權利要求1所述的半導體裝置，其中，所述基材包含構成第一導電型導電特性或者與所述第一導電型相反的第二導電型導電特性的雜質元素。3.根據權利要求2所述的半導體裝置，其中，所述多個信號用配線包括以第一頻帶傳輸第一信號的第一信號用配線以及以比所述第一頻帶高的第二頻帶傳輸第二信號的第二信號用配線，在俯視視角下，在所述中介部的夾在所述第一半導體部件和所述第二半導體部件之間的第一區域中，在配置于所述第一配線層的多個所述信號用配線中，所述第一信號用配線的比例比所述第二信號用配線的比例大，在配置于所述第二配線層的多個所述信號用配線中，所述第一信號用配線的比例比所述第二信號用配線的比例小。4.根據權利要求3所述的半導體裝置，其中，在所述第一配線層中未形成所述第二信號用配線。5.根據權利要求3所述的半導體裝置，其中，所述第三配線層與所述第二配線層的分隔距離比所述第一配線層與所述第二配線層的分隔距離大。6.根據權利要求5所述的半導體裝置，其中，所述中介部的所述多個配線層還具有最上層的配線層，該最上層的配線層比所述第三配線層遠離所述基材的主面且形成有多個第一電極焊盤，所述最上層的配線層與所述第三配線層的分隔距離比所述第三配線層與所述第二配線層的分隔距離大。7.根據權利要求2所述的半導體裝置，其中，所述中介部的所述多個配線層還具有最上層的配線層，該最上層的配線層比所述第三配線層遠離所述基材的主面且形成有多個第一電極焊盤，形成于所述第三配線層的所述基準電位用配線在俯視視角下呈網眼形狀。8.根據權利要求2所述的半導體裝置，其中，所述中介部的所述多個配線層還具有最上層的配線層，該最上層的配線層比所述第三配線層遠離所述基材的主面且形成有多個第一電極焊盤，所述最上層的配線層與所述第三配線層的分隔距離比所述第三配線層與所述第二配線層的分隔距離大。9.根據權利要求2所述的半導體裝置，其中，在所述中介部的所述第三配線層形成有多個第一電極焊盤，所述多個第一電極焊盤經由多個凸點電極與所述第一半導體部件或所述第二半導體部件電連接。10.根據權利要求8所述的半導體裝置，其中，形成于所述中介部的所述第三配線層的所述多個第一電極焊盤中的構成所述基準電位的傳輸路徑的一部分的基準電位用的第一電極焊盤由多個第一電極焊盤彼此連結而形成為片狀。11.根據權利要求1所述的半導體裝置，其中，所述中介部的所述多個配線層的分隔距離以及所述第一配線層與所述基材的主面的分隔距離比所述多個配線層各自的厚度小。12.根據權利要求1所述的半導體裝置，其中，所述第三配線層與所述第二配線層的分隔距離比所述第二配線層與所述第一配線層的分隔距離大。...

【專利技術屬性】
技術研發人員：及川隆一，落合俊彥，仮屋崎修一，萱島祐治，木田剛，
申請(專利權)人：瑞薩電子株式會社，
類型：發明
國別省市：日本;JP