半導體裝置及其制造方法制造方法及圖紙

本發明專利技術公開了一種半導體裝置及其制造方法，涉及半導體技術領域。其中，方法包括：提供包括半導體襯底和在襯底上的多個半導體鰭片的襯底結構；在各鰭片之間形成隔離區以至少基本填充滿各鰭片之間的空間；對襯底結構的至少一部分進行第一摻雜，以形成至少部分地在襯底中且與多個鰭片中的一部分鰭片鄰接或者交疊的阱區；去除隔離區的一部分以露出多個鰭片中各鰭片的至少一部分；對多個鰭片中的與阱區鄰接或者交疊的第一組鰭片的每一個鰭片的至少一部分進行第二摻雜以形成第一摻雜區；對多個鰭片中的與第一組鰭片不同的第二組鰭片的每一個鰭片的至少一部分進行第三摻雜，以形成第二摻雜區；第一摻雜區具有與第二摻雜區不同、與阱區相同的導電類型。

Semiconductor device and method of manufacturing the same

The invention discloses a semiconductor device and a manufacturing method thereof, relating to the field of semiconductor technology. The method includes providing a substrate structure includes a semiconductor substrate and a semiconductor fin on the substrate; forming an isolation region in each fin between at least substantially fills the space between each fin with at least a portion of the substrate; the structure of the first dopant to form at least partly on the substrate and a plurality of fins a part of the fin adjacent or overlapping trap area; at least a portion of a part of the isolation zone removed to expose the plurality of fins in each fin; at least a portion of each of the first group of fin fin and a plurality of fins in the well region contiguous or overlapping of second doped to form a first doping area; at least a portion of each of the second groups of different fin fin fin and the first set of the plurality of fins in the third doping, to form a second doped region having a first doped region; The conductive type is different from the second doped region and the same as the well region.

【技術實現步驟摘要】
半導體裝置及其制造方法
本專利技術涉及半導體
，尤其涉及半導體裝置及其制造方法，更具體的，涉及一種鰭片式二極管及其制造方法。
技術介紹
隨著金屬氧化物半導體場效應晶體管(MetalOxideSemiconductorFieldEffectTransistor，MOSFET)關鍵尺寸的縮小，短溝道效應(ShortChannelEffect，SCE)成為一個至關重要的問題。鰭式場效應晶體管(FinFieldEffectTransistor，FinFET)具有良好的柵控能力，能夠有效地抑制短溝道效應。并且，FinFET降低了器件的隨機摻雜波動(RandomDopantFluctuation，RDF)，提高了器件的穩定性。因此，在小尺寸的半導體元件設計中通常采用FinFET器件。靜電放電(Electro-StaticDischarge，ESD)現象對半導體器件來說是一個嚴重的問題，尤其是對于FinFET器件，由于器件的關鍵尺寸更小，器件更容易由于靜電放電現象而失效。因此，ESD器件對于FinFET器件來說很關鍵。二極管類型的ESD器件通常包括柵控二極管和淺溝槽隔離(ShallowTrenchIsolation，STI)二極管，但由于柵控二極管的寄生電容較大，因此，在高頻應用中STI二極管具有更好的性能。因此，期望提出一種適于FinFET制造工藝的鰭片式二極管，減輕或者避免FinFET器件受靜電放電現象的影響。
技術實現思路
本公開的一個實施例的目的在于提出一種新穎的鰭片式二極管及其制造方法。根據本公開的一個實施例，提供了一種半導體裝置的制造方法，包括以下步驟：提供襯底結構，所述襯底結構包括半導體襯底和位于所述襯底上的多個半導體鰭片；在各個鰭片之間形成隔離區以至少基本填充滿各個鰭片之間的空間；在所述填充步驟之后，對所述襯底結構的至少一部分進行第一摻雜，以形成阱區，所述阱區至少部分地在所述襯底中且與所述多個鰭片中的一部分鰭片鄰接或者交疊；去除所述隔離區的一部分以露出所述多個鰭片中各鰭片的至少一部分；對所述多個鰭片中的與所述阱區鄰接或者交疊的第一組鰭片的每一個鰭片的至少一部分進行第二摻雜，以形成第一摻雜區；以及對所述多個鰭片中的與所述第一組鰭片不同的第二組鰭片的每一個鰭片的至少一部分進行第三摻雜，以形成第二摻雜區；其中，所述第一摻雜區具有與所述第二摻雜區不同的導電類型，所述第一摻雜區具有與所述阱區相同的導電類型。在一個實施方式中，所述阱區在所述襯底的一部分之上。在一個實施方式中，所述對所述襯底結構的至少一部分進行第一摻雜的步驟包括：對所述襯底結構進行第一預摻雜，以形成位于所述襯底中且與所述多個鰭片中的一部分鰭片鄰接的預摻雜區；對所述預摻雜區的一部分進行第二預摻雜，在所述預摻雜區中形成所述阱區，所述阱區在所述預摻雜區的一部分之上，其中所述阱區和所述預摻雜區具有不同的導電類型。在一個實施方式中，所述第一摻雜區與所述阱區鄰接；所述第二摻雜區與所述預摻雜區的其余部分鄰接，并具有與所述其余部分相同的導電類型。在一個實施方式中，所述對所述襯底結構的至少一部分進行第一摻雜的步驟包括：對所述襯底結構進行第一預摻雜，以形成與所述多個鰭片中的一部分鰭片交疊的預摻雜區；對所述預摻雜區的一部分進行第二預摻雜，在所述預摻雜區中形成所述阱區，所述阱區在所述預摻雜區的一部分之上，其中所述阱區和所述預摻雜區具有不同的導電類型。在一個實施方式中，所述第一摻雜區與所述阱區鄰接；并且所述第二摻雜區與所述預摻雜區的其余部分鄰接，并具有與所述預摻雜區的其余部分相同的導電類型。在一個實施方式中，所述第一摻雜區的摻雜濃度大于所述阱區的摻雜濃度；所述第二摻雜區的摻雜濃度大于所述預摻雜區的其余部分的摻雜濃度。在一個實施方式中，所述阱區包括第一阱區和第二阱區，所述對所述襯底結構的至少一部分進行第一摻雜的步驟包括：對所述襯底結構進行第一預摻雜，以形成位于所述襯底中且與所述多個鰭片中的一部分鰭片鄰接的預摻雜區；對所述預摻雜區的一部分進行第二預摻雜，在所述預摻雜區中形成第二阱區，所述第二阱區在所述預摻雜區的一部分之上，所述預摻雜區的其余部分作為第一阱區，其中所述第一阱區和所述第二阱區具有不同的導電類型。在一個實施方式中，所述第一摻雜區與所述第二阱區鄰接；所述第二摻雜區與所述第一阱區鄰接，并具有與所述第一阱區相同的導電類型。在一個實施方式中，所述提供襯底結構的步驟包括：提供初始襯底，所述初始襯底包括初始半導體層；在所述初始半導體層上形成圖案化的硬掩模；以所述圖案化的硬掩模為掩模對所述初始半導體層進行刻蝕，從而形成所述多個半導體鰭片。在一個實施方式中，所述襯底結構還包括位于所述多個半導體鰭片上的硬掩模，所述方法還包括：去除所述多個半導體鰭片上的硬掩模。在一個實施方式中，所述硬掩模包括緩沖層和在所述緩沖層上的硬掩模層。在一個實施方式中，所述在各個鰭片之間形成隔離區包括：沉積隔離材料以填充各個鰭片之間的空間并覆蓋所述鰭片；對所述隔離材料進行平坦化，以使隔離材料的頂表面與所述鰭片的頂表面基本齊平，從而在各個鰭片之間形成所述隔離區。在一個實施方式中，所述方法還包括：在沉積隔離材料之前，在所述襯底和各個鰭片的表面形成襯墊層；在去除所述隔離區的一部分時，還去除所述隔離區的所述一部分的兩側的襯墊層，以露出所述多個鰭片中各鰭片的至少一部分。在一個實施方式中，所述第一摻雜區的摻雜濃度大于所述阱區的摻雜濃度。根據本公開的另一個實施例，提出一種半導體裝置，包括：襯底結構，所述襯底結構包括半導體襯底和位于所述襯底上的多個半導體鰭片；第一摻雜區，至少部分地位于襯底中；第二摻雜區，至少部分地位于襯底中且在所述第一摻雜區的一部分之上，所述第一摻雜區與所述第二摻雜區具有不同的導電類型，所述第一摻雜區與所述第二摻雜區鄰接并形成結，所述結的界面位于所述襯底中；位于所述第一摻雜區上的第一組半導體鰭片；位于所述第二摻雜區上的第二組半導體鰭片；其中，所述第一摻雜區與所述第一組鰭片具有相同的導電類型，所述第二摻雜區與所述第二組鰭片具有相同的導電類型。在一個實施方式中，所述裝置還包括：位于所述第一組半導體鰭片和所述第二組半導體鰭片中的各個鰭片之間的隔離區。在一個實施方式中，所述第一組半導體鰭片包括摻雜濃度大于所述第一摻雜區的摻雜濃度的部分；所述第二組半導體鰭片包括摻雜濃度大于所述第二摻雜區的摻雜濃度的部分。根據本公開的實施例，提供了與FinFET工藝兼容的半導體裝置(鰭片式二極管)的制造方法，并且在形成阱區(例如第一阱區和第二阱區)時，是在隔離材料的平坦化工藝之后進行的摻雜，因此可以使得形成的阱區中的雜質分布更加均勻。另外，所形成的鰭片式二極管的一個實施例中，由于二極管中第一阱區和第二阱區鄰接形成的結的界面位于襯底中，增大了ESD電流通過的面積，降低了二極管的導通電阻Ron。通過以下參照附圖對本公開的示例性實施例的詳細描述，本公開的其它特征、方面及其優點將會變得清楚。附圖說明附圖構成本說明書的一部分，其描述了本公開的示例性實施例，并且連同說明書一起用于解釋本專利技術的原理，在附圖中：圖1是根據本公開一個實施例的半導體裝置的制造方法的簡化流程圖；圖2A示出了根據本公開一個實施例的襯底結構的示本文檔來自技高網...

【技術保護點】
一種半導體裝置的制造方法，其特征在于，所述方法包括以下步驟：提供襯底結構，所述襯底結構包括半導體襯底和位于所述襯底上的多個半導體鰭片；在各個鰭片之間形成隔離區以至少基本填充滿各個鰭片之間的空間；在所述填充步驟之后，對所述襯底結構的至少一部分進行第一摻雜，以形成阱區，所述阱區至少部分地在所述襯底中且與所述多個鰭片中的一部分鰭片鄰接或者交疊；去除所述隔離區的一部分以露出所述多個鰭片中各鰭片的至少一部分；對所述多個鰭片中的與所述阱區鄰接或者交疊的第一組鰭片的每一個鰭片的至少一部分進行第二摻雜，以形成第一摻雜區；以及對所述多個鰭片中的與所述第一組鰭片不同的第二組鰭片的每一個鰭片的至少一部分進行第三摻雜，以形成第二摻雜區；其中，所述第一摻雜區具有與所述第二摻雜區不同的導電類型，所述第一摻雜區具有與所述阱區相同的導電類型。

【技術特征摘要】
1.一種半導體裝置的制造方法，其特征在于，所述方法包括以下步驟：提供襯底結構，所述襯底結構包括半導體襯底和位于所述襯底上的多個半導體鰭片；在各個鰭片之間形成隔離區以至少基本填充滿各個鰭片之間的空間；在所述填充步驟之后，對所述襯底結構的至少一部分進行第一摻雜，以形成阱區，所述阱區至少部分地在所述襯底中且與所述多個鰭片中的一部分鰭片鄰接或者交疊；去除所述隔離區的一部分以露出所述多個鰭片中各鰭片的至少一部分；對所述多個鰭片中的與所述阱區鄰接或者交疊的第一組鰭片的每一個鰭片的至少一部分進行第二摻雜，以形成第一摻雜區；以及對所述多個鰭片中的與所述第一組鰭片不同的第二組鰭片的每一個鰭片的至少一部分進行第三摻雜，以形成第二摻雜區；其中，所述第一摻雜區具有與所述第二摻雜區不同的導電類型，所述第一摻雜區具有與所述阱區相同的導電類型。2.根據權利要求1所述的方法，其特征在于，所述阱區在所述襯底的一部分之上。3.根據權利要求1所述的方法，其特征在于，所述對所述襯底結構的至少一部分進行第一摻雜的步驟包括：對所述襯底結構進行第一預摻雜，以形成位于所述襯底中且與所述多個鰭片中的一部分鰭片鄰接的預摻雜區；對所述預摻雜區的一部分進行第二預摻雜，在所述預摻雜區中形成所述阱區，所述阱區在所述預摻雜區的一部分之上，其中所述阱區和所述預摻雜區具有不同的導電類型。4.根據權利要求3所述的方法，其特征在于，所述第一摻雜區與所述阱區鄰接；所述第二摻雜區與所述預摻雜區的其余部分鄰接，并具有與所述其余部分相同的導電類型。5.根據權利要求1所述的方法，其特征在于，所述對所述襯底結構的至少一部分進行第一摻雜的步驟包括：對所述襯底結構進行第一預摻雜，以形成與所述多個鰭片中的一部分鰭片交疊的預摻雜區；對所述預摻雜區的一部分進行第二預摻雜，在所述預摻雜區中形成所述阱區，所述阱區在所述預摻雜區的一部分之上，其中所述阱區和所述預摻雜區具有不同的導電類型。6.根據權利要求5所述的方法，其特征在于，所述第一摻雜區與所述阱區鄰接；并且所述第二摻雜區與所述預摻雜區的其余部分鄰接，并具有與所述預摻雜區的其余部分相同的導電類型。7.根據權利要求4或6所述的方法，其特征在于，所述第一摻雜區的摻雜濃度大于所述阱區的摻雜濃度；所述第二摻雜區的摻雜濃度大于所述預摻雜區的其余部分的摻雜濃度。8.根據權利要求1所述的方法，其特征在于，所述阱區包括第一阱區和第二阱區，所述對所述襯底結構的至少一部分進行第一摻雜的步驟包括：對所述襯底結構進行第一預摻雜，以形成位于所述襯底中且與所述多個鰭片中的一部分鰭片鄰接的預摻雜區；對所述預摻雜...

【專利技術屬性】
技術研發人員：周飛，
申請(專利權)人：中芯國際集成電路制造上海有限公司，中芯國際集成電路制造北京有限公司，
類型：發明
國別省市：上海,31