襯底結(jié)構(gòu)、半導(dǎo)體器件以及制造方法技術(shù)

本發(fā)明專利技術(shù)公開了襯底結(jié)構(gòu)、半導(dǎo)體器件以及制造方法。該襯底結(jié)構(gòu)包括：襯底；位于該襯底上的絕緣層；以及位于該絕緣層上的頂層硅和半導(dǎo)體層；其中，該半導(dǎo)體層嵌入在該頂層硅中，且該半導(dǎo)體層的材料不同于該頂層硅。可以在本發(fā)明專利技術(shù)所提供的襯底結(jié)構(gòu)上形成RF器件、雙極型器件和/或高級CMOS器件。本發(fā)明專利技術(shù)將兩種或多種不同的襯底材料整合在一個襯底結(jié)構(gòu)上，并且做在絕緣層上，從而可以在一個襯底結(jié)構(gòu)上形成多種器件。這有利于減小器件或者電路尺寸，也有利于降低成本。

Substrate structure, semiconductor device, and manufacturing method

The present invention discloses a substrate structure, a semiconductor device and a manufacturing method thereof. The substrate structure including: a substrate; an insulating layer positioned on the substrate; and an insulating layer on the silicon layer and the semiconductor layer; wherein, the semiconductor layer is embedded in the top silicon layer, and the semiconductor material is different from that of the top silicon. A RF device, a bipolar device, and / or an advanced CMOS device may be formed on the substrate structure provided by the invention. The invention integrates two or more different substrate materials on a substrate structure and is made on an insulating layer so that a plurality of devices can be formed on a substrate structure. This helps reduce device or circuit size and is also beneficial to cost reduction.

【技術(shù)實(shí)現(xiàn)步驟摘要】
襯底結(jié)構(gòu)、半導(dǎo)體器件以及制造方法
本專利技術(shù)涉及半導(dǎo)體
，特別涉及襯底結(jié)構(gòu)、半導(dǎo)體器件以及制造方法。
技術(shù)介紹
目前，砷化鎵(GaAs)常被用于雙極型器件和高級CMOS器件，這是由于與純硅(Si)相比，GaAs的空穴遷移率更高。與GaAs相類似，鍺硅(SiGe)也常被用于雙極型器件和高級CMOS器件，這也是由于與純硅(Si)相比，SiGe的空穴遷移率更高。此外，RF(RadioFrequency，射頻)器件需要較高的絕緣性能。因此，在RF器件中，SOI(SiliconOnInsulator，絕緣體上硅)晶片運(yùn)用的越來越廣泛。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)需要解決一個技術(shù)問題是：提供一種襯底結(jié)構(gòu)，該襯底結(jié)構(gòu)可以在其上形成至少兩種器件。根據(jù)本專利技術(shù)的第一方面，提供了一種襯底結(jié)構(gòu)的制造方法，包括：在硅襯底上形成第一絕緣物層；對所述硅襯底執(zhí)行氫離子注入，在所述硅襯底中形成氫注入層；部分地刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷；在所述凹陷處選擇性外延生長半導(dǎo)體層；將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合，其中，所述第三絕緣物層形成在背襯底上；以所述氫注入層為分離層，分離所述硅襯底以形成頂層硅；其中，所述半導(dǎo)體層嵌入在所述頂層硅中，且所述半導(dǎo)體層的材料不同于所述頂層硅。在一些實(shí)施例中，在將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合之前，所述襯底結(jié)構(gòu)的制造方法還包括：在所述第一絕緣物層和所述半導(dǎo)體層上形成第二絕緣物層；將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合的步驟包括：將第三絕緣物層與所述第二絕緣層接合。在一些實(shí)施例中，部分地刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷的過程中，所述凹陷的底部位于所述氫注入層之上。在一些實(shí)施例中，部分地刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷的步驟包括：在所述第一絕緣物層上形成圖案化的掩模；以所述掩模作為刻蝕阻擋層，刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷；去除所述掩模。在一些實(shí)施例中，在所述凹陷處選擇性外延生長半導(dǎo)體層之前，所述襯底結(jié)構(gòu)的制造方法還包括：對刻蝕后的所述第一絕緣物層和所述硅襯底執(zhí)行表面清潔處理。在一些實(shí)施例中，所述表面清潔處理包括：光刻膠灰化去除和濕法清洗。在一些實(shí)施例中，所述半導(dǎo)體層的材料包括：GaAs或者SiGe。在一些實(shí)施例中，所述半導(dǎo)體層的材料為SiGe；在所述第一絕緣物層和所述半導(dǎo)體層上形成第二絕緣物層的步驟包括：在所述半導(dǎo)體層上形成硅蓋層；對所述硅蓋層氧化形成二氧化硅層；在所述第一絕緣物層和所述二氧化硅層上沉積形成第二絕緣物層。在一些實(shí)施例中，將第三絕緣物層與所述第二絕緣層接合之前，所述襯底結(jié)構(gòu)的制造方法還包括：平坦化所述第二絕緣物層。在一些實(shí)施例中，所述襯底結(jié)構(gòu)的制造方法還包括：對所述頂層硅執(zhí)行表面硅去除和清潔處理，暴露所述半導(dǎo)體層。在一些實(shí)施例中，所述背襯底包括：硅片和位于所述硅片上的多晶硅層；將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合，其中，所述第三絕緣物層形成在背襯底上之前，所述襯底結(jié)構(gòu)的制造方法還包括：提供所述硅片；在所述硅片上沉積多晶硅層；在所述多晶硅層上形成所述第三絕緣物層。根據(jù)本專利技術(shù)的第二方面，提供了一種襯底結(jié)構(gòu)，包括：襯底；位于所述襯底上的絕緣層；以及位于所述絕緣層上的頂層硅和半導(dǎo)體層；其中，所述半導(dǎo)體層嵌入在所述頂層硅中，且所述半導(dǎo)體層的材料不同于所述頂層硅。在一些實(shí)施例中，所述半導(dǎo)體層的材料包括：GaAs或者SiGe。在一些實(shí)施例中，所述襯底包括：硅片和位于所述硅片上的多晶硅層；其中，所述絕緣層位于所述多晶硅層上。在一些實(shí)施例中，所述半導(dǎo)體層的材料為SiGe；所述襯底結(jié)構(gòu)還包括：位于所述半導(dǎo)體層與所述絕緣層之間的硅蓋層。在一些實(shí)施例中，所述絕緣層的厚度范圍為：至根據(jù)本專利技術(shù)的第三方面，提供了一種半導(dǎo)體器件，包括：如前所述襯底結(jié)構(gòu)。本專利技術(shù)提供了一種的襯底結(jié)構(gòu)，在該襯底結(jié)構(gòu)上可以形成至少兩種器件。例如，在該襯底結(jié)構(gòu)上可以形成RF器件、雙極型器件和/或高級CMOS器件，比如在該襯底結(jié)構(gòu)的頂層硅上形成RF器件，在該襯底結(jié)構(gòu)的半導(dǎo)體層(例如GaAs或者SiGe)上形成雙極型器件或者高級CMOS器件。本專利技術(shù)將兩種或多種不同的襯底材料整合在一個襯底結(jié)構(gòu)上，并且做在絕緣層上，從而可以在一個襯底結(jié)構(gòu)上形成多種器件。這有利于減小器件或者電路尺寸，也有利于降低成本。通過以下參照附圖對本專利技術(shù)的示例性實(shí)施例的詳細(xì)描述，本專利技術(shù)的其它特征及其優(yōu)點(diǎn)將會變得清楚。附圖說明構(gòu)成說明書的一部分的附圖描述了本專利技術(shù)的實(shí)施例，并且連同說明書一起用于解釋本專利技術(shù)的原理。參照附圖，根據(jù)下面的詳細(xì)描述，可以更加清楚地理解本專利技術(shù)，其中：圖1A是示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造方法的流程圖。圖1B是示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的制造方法的流程圖。圖2A是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2B是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2C是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2D是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2E是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2F是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2G是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2H是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖2I是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖3A是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的背襯底的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖3B是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的背襯底的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖4A是示意性地示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖4B是示意性地示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖4C是示意性地示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖4D是示意性地示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖4E是示意性地示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖4F是示意性地示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。圖5是示意性地示出根據(jù)本專利技術(shù)一些實(shí)施例的襯底結(jié)構(gòu)的橫截面圖。圖6是示意性地示出根據(jù)本專利技術(shù)另一些實(shí)施例的襯底結(jié)構(gòu)的橫截面圖。具體實(shí)施方式現(xiàn)在將參照附圖來詳細(xì)描述本專利技術(shù)的各種示例性實(shí)施例。應(yīng)注意到：除非另外具體說明，否則在這些實(shí)施例中闡述的部件和步驟的相對布置、數(shù)字表達(dá)式和數(shù)值不限制本專利技術(shù)的范圍。同時，應(yīng)當(dāng)明白，為了便于描述，附圖中所示出的各個部分的尺寸并不是按照實(shí)際的比例關(guān)系繪制的。以下對至少一個示例性實(shí)施本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種襯底結(jié)構(gòu)的制造方法，其特征在于，包括：在硅襯底上形成第一絕緣物層；對所述硅襯底執(zhí)行氫離子注入，在所述硅襯底中形成氫注入層；部分地刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷；在所述凹陷處選擇性外延生長半導(dǎo)體層；將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合，其中，所述第三絕緣物層形成在背襯底上；以所述氫注入層為分離層，分離所述硅襯底以形成頂層硅；其中，所述半導(dǎo)體層嵌入在所述頂層硅中，且所述半導(dǎo)體層的材料不同于所述頂層硅。

【技術(shù)特征摘要】
1.一種襯底結(jié)構(gòu)的制造方法，其特征在于，包括：在硅襯底上形成第一絕緣物層；對所述硅襯底執(zhí)行氫離子注入，在所述硅襯底中形成氫注入層；部分地刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷；在所述凹陷處選擇性外延生長半導(dǎo)體層；將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合，其中，所述第三絕緣物層形成在背襯底上；以所述氫注入層為分離層，分離所述硅襯底以形成頂層硅；其中，所述半導(dǎo)體層嵌入在所述頂層硅中，且所述半導(dǎo)體層的材料不同于所述頂層硅。2.根據(jù)權(quán)利要求1所述襯底結(jié)構(gòu)的制造方法，其特征在于，在將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合之前，還包括：在所述第一絕緣物層和所述半導(dǎo)體層上形成第二絕緣物層；將第三絕緣物層與所述第一絕緣物層和所述半導(dǎo)體層接合的步驟包括：將第三絕緣物層與所述第二絕緣層接合。3.根據(jù)權(quán)利要求1或2所述襯底結(jié)構(gòu)的制造方法，其特征在于，部分地刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷的過程中，所述凹陷的底部位于所述氫注入層之上。4.根據(jù)權(quán)利要求1或2所述襯底結(jié)構(gòu)的制造方法，其特征在于，部分地刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷的步驟包括：在所述第一絕緣物層上形成圖案化的掩模；以所述掩模作為刻蝕阻擋層，刻蝕所述第一絕緣物層和所述硅襯底，在所述硅襯底中形成凹陷；去除所述掩模。5.根據(jù)權(quán)利要求1或2所述襯底結(jié)構(gòu)的制造方法，其特征在于，在所述凹陷處選擇性外延生長半導(dǎo)體層之前，還包括：對刻蝕后的所述第一絕緣物層和所述硅襯底執(zhí)行表面清潔處理。6.根據(jù)權(quán)利要求5所述襯底結(jié)構(gòu)的制造方法，其特征在于，所述表面清潔處理包括：光刻膠灰化去除和濕法清洗。7.根據(jù)權(quán)利要求1或2所述襯底結(jié)構(gòu)的制造方法，其特征在于，所述半導(dǎo)體層的材料包括：GaAs或者Si...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：朱繼光，李海艇，
申請(專利權(quán))人：中芯國際集成電路制造北京有限公司，中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：北京,11