本發(fā)明專利技術(shù)公開一種防靜電放電的二極管，包括：第一導(dǎo)電類型的半導(dǎo)體襯底；在襯底上形成的第二導(dǎo)電類型的阱區(qū)；在阱區(qū)上形成的第一導(dǎo)電類型的摻雜區(qū)；在摻雜區(qū)的面積一定的情況下，摻雜區(qū)的形狀為使摻雜區(qū)具有高周長/面積比的形狀。在相同的二極管面積的情況下，摻雜區(qū)具有高周長/面積比，提高了二極管電流容量，增強(qiáng)二極管靜電放電能力，且具有小的輸入電容，解決因靜電放電引起的器件損傷；本發(fā)明專利技術(shù)還公開了一種含有防靜電放電二極管的CMOS集成電路的保護(hù)電路，減少了輸入端電容，提高了CMOS集成電路抗靜電放電能力。
Diode for preventing ESD and CMOS integrated circuit protection circuit containing the same
The invention discloses an electrostatic discharge diode includes: a semiconductor substrate of a first conductivity type is formed on the substrate; the second conductivity type well region; doped region is formed in the well region of the first conductivity type doped region; in the area under a certain doping area is in the shape of the doped region has high perimeter / area ratio shape. In the same area of diode under the condition that the doped region has a high perimeter / area ratio, improve the diode current capacity enhancement diode electrostatic discharge ability, and has a small input capacitance, solve the device damage caused by electrostatic discharge; the invention also discloses a protection circuit with CMOS integrated circuit against electrostatic discharge diode the reduced input capacitance, improve the antistatic ability of CMOS integrated circuit.
【技術(shù)實(shí)現(xiàn)步驟摘要】
一種防ESD的二極管及包含其的CMOS集成電路保護(hù)電路
本專利技術(shù)涉及半導(dǎo)體微電子
更具體地，涉及一種CMOS集成電路的防ESD的二極管及包含其的保護(hù)電路。
技術(shù)介紹
物體表面靜止不動(dòng)的電荷稱為靜電，靜電電壓通常是指帶電體與大地之間的電位差，將大地作為零電位，靜電帶電體的電位顯然有正有負(fù)，帶電體帶正電荷時(shí)電位為正，帶電體帶負(fù)電荷時(shí)電位為負(fù)，通常說的靜電電壓是指其絕對值。物體上帶靜電，盡管所帶電量不多，但電位卻很高，有幾千伏到上萬伏。如此高的電壓在靜電放電時(shí)會(huì)產(chǎn)生瞬態(tài)大電流，ESD人體模型靜電電壓與瞬態(tài)電流關(guān)系如圖1所示。當(dāng)帶電的物體與導(dǎo)電通路接觸時(shí)，這些電荷會(huì)通過導(dǎo)電通路失放，使通路的高阻處發(fā)生結(jié)構(gòu)性損傷，這就是靜電放電(Electro-staticDischarge，ESD)損傷。靜電放電造成器件的失效模式有兩種：致命失效和參數(shù)退化失效。致命失效：經(jīng)靜電放電后器件一個(gè)或多個(gè)參數(shù)發(fā)生大的突變，使器件失效，如半導(dǎo)器件PN結(jié)局部擊穿，保護(hù)二極管邊緣熔融損傷，柵穿通等；參數(shù)退化失效：當(dāng)靜電體靜電能量不足已使高阻區(qū)如PN結(jié)或柵氧化層形成熔融通道造成局部損傷，使器件參數(shù)退化，對器件使用過程中造成隱患。靜電放電會(huì)對器件造成損傷，統(tǒng)計(jì)表明MOS器件失效器件中20—50％是由靜電放電造成。CMOS集成電路輸入端是兩個(gè)MOS晶體管的柵極引線的共同連接點(diǎn)。每個(gè)MOS晶體管的柵極與溝道間隔一層二氧化硅層，二氧化硅層的臨界擊穿電場強(qiáng)度為(7-10)×106v/cm。標(biāo)準(zhǔn)抗輻射加固CMOS電路柵氧化層厚度為50nm左右。擊穿電壓為35V-50V。等效輸入電阻達(dá)到1010Ω左右。輸入電容為5pf左右。如果制造工藝有缺陷，則擊穿電壓還要降低，對于這種高輸入阻抗的輸入端，只要外界有很小的感應(yīng)電荷，都可能在輸入端，迅速積累電荷而建立相當(dāng)高的電壓。如果建立起來的電壓值超出二氧化硅所承受擊穿電壓值，則可能發(fā)生介質(zhì)擊穿，致使電路遭到永久性損壞。對靜電放電(ESD)失效器件分析發(fā)現(xiàn)：大部分都是對地保護(hù)二極管損傷，損壞損傷機(jī)理為二極管邊緣部分過流燒毀。隨著金屬氧化物半導(dǎo)體(MOS)器件集成度的提高，集成電路芯片面臨著嚴(yán)重的靜電放電(ESD)威脅，而目前采用的ESD保護(hù)電路由于電流集邊效應(yīng)等原因，普遍存在著抗靜電能力有限、占用較大芯片面積等問題。因此，需要一種對CMOS集成電路進(jìn)行抗靜電放電(ESD)的二極管及包含該二極管的保護(hù)電路。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的一個(gè)目的在于提供一種防靜電放電的二極管。為達(dá)到上述目的，本專利技術(shù)采用下述技術(shù)方案：一種防靜電放電的二極管，包括：第一導(dǎo)電類型的半導(dǎo)體襯底；在襯底上形成的第二導(dǎo)電類型的阱區(qū)；在阱區(qū)上形成的第一導(dǎo)電類型的摻雜區(qū)；在摻雜區(qū)的面積一定的情況下，摻雜區(qū)的形狀為使摻雜區(qū)具有高周長/面積比的形狀；定義單位面積方形摻雜區(qū)的周長為4，摻雜區(qū)具有的周長/面積比為4，周長/面積比大于4為高周長/面積比；其中第一導(dǎo)電類型與第二導(dǎo)電類型相反。優(yōu)選地，在阱區(qū)形成引線孔，作為二極管的正極；在摻雜區(qū)形成引線孔，作為二極管的負(fù)極；襯底形成引線孔，用于與電源正極VDD相連，使襯底與阱區(qū)形成的PN結(jié)處于反向偏壓狀態(tài)，對二極管起到隔離作用；引線孔尺寸為8μm。優(yōu)選地，摻雜區(qū)形狀為條形結(jié)構(gòu)。優(yōu)選地，摻雜區(qū)形狀為指形結(jié)構(gòu)。進(jìn)一步優(yōu)選地，摻雜區(qū)形狀為指形結(jié)構(gòu)，指形結(jié)構(gòu)包括一個(gè)橫向條形結(jié)構(gòu)和與橫向條形結(jié)構(gòu)一體的且位于橫向條形結(jié)構(gòu)同側(cè)/異側(cè)的至少兩個(gè)豎向條形結(jié)構(gòu)。。優(yōu)選地，條形結(jié)構(gòu)寬度為12μm。優(yōu)選地，條形/指形結(jié)構(gòu)的長度為寬度的5～12倍；摻雜區(qū)長度太長會(huì)造成壓降增大，影響電流的分布，設(shè)計(jì)條形結(jié)構(gòu)長度為電流下降為1/e時(shí)的長度。根據(jù)半導(dǎo)體理論，二極管正向壓降減少KT/q(0.026V)，電流下降1/e倍，且壓降越大，電流越小。其中，K為玻爾茲曼常數(shù)8.62×10-5電子伏；T為絕對溫度300K；q為電子電荷。優(yōu)選地，阱區(qū)摻雜為硼，表面濃度為8×1015/cm3～1×1016/cm3；摻雜區(qū)摻雜為磷，表面濃度大于1×1020/cm3。優(yōu)選地，第一導(dǎo)電類型為P型，第二導(dǎo)電類型為N型；或第一導(dǎo)電類型為N型，第二導(dǎo)電類型為P型。本專利技術(shù)的另一個(gè)目的在于提供一種包括CMOS集成電路防ESD二極管的保護(hù)電路。一種CMOS集成電路的防靜電放電的保護(hù)電路，其中：CMOS集成電路的輸入端與輸入保護(hù)電阻相連作為保護(hù)電路輸入端；第一二極管的負(fù)極和第二二極管的正極與保護(hù)電阻靠近保護(hù)電路輸入端的一端相連；第三二極管的負(fù)極和第四二極管的正極與保護(hù)電阻遠(yuǎn)離保護(hù)電路輸入端的一端相連；第五二極管的負(fù)極和第六二極管的正極與保護(hù)電路輸出端相連；第一、第三和第五二極管的正極接地；第二、第四和第六二極管的負(fù)極與電源正極VDD相連；第一和第二二極管為防靜電放電的二極管。本專利技術(shù)的有益效果如下：本專利技術(shù)中的一種防靜電放電的二極管，在相同的二極管面積的情況下，增大了二極管周長，使摻雜區(qū)具有高周長/面積比，提高了二極管電流容量，增強(qiáng)二極管靜電放電能力，且具有小的輸入電容，解決因靜電放電(ESD)引起的器件損傷；一種含有防靜電放電二極管的CMOS集成電路的保護(hù)電路，減少了輸入端電容，提高了CMOS集成電路抗靜電放電(ESD)能力。附圖說明下面結(jié)合附圖對本專利技術(shù)的具體實(shí)施方式作進(jìn)一步詳細(xì)的說明。圖1示出ESD人體模型靜電電壓與瞬態(tài)電流關(guān)系。圖2示出現(xiàn)有技術(shù)中保護(hù)二極管平面圖。圖3示出現(xiàn)有技術(shù)中保護(hù)二極管剖面圖。圖4示出示例中防靜電放電的二極管平面圖。圖5示出示例中防靜電放電的二極管平面圖。圖6示出含有防靜電放電二極管的CMOS集成電路的保護(hù)電路圖。具體實(shí)施方式為了更清楚地說明本專利技術(shù)，下面結(jié)合優(yōu)選實(shí)施例和附圖對本專利技術(shù)做進(jìn)一步的說明。附圖中相似的部件以相同的附圖標(biāo)記進(jìn)行表示。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，下面所具體描述的內(nèi)容是說明性的而非限制性的，不應(yīng)以此限制本專利技術(shù)的保護(hù)范圍。為了克服現(xiàn)有技術(shù)的不足，提供一種提高CMOS集成電路抗靜電放電(ESD)能力的二極管結(jié)構(gòu)，解決因靜電放電(ESD)引起的器件損傷，減少輸入端電容，提高CMOS集成電路抗靜電放電(ESD)能力，本專利技術(shù)提出一種CMOS集成電路的防靜電放電的二極管，包括：第一導(dǎo)電類型的半導(dǎo)體襯底；在襯底上形成的第二導(dǎo)電類型的阱區(qū)；在阱區(qū)上形成的第一導(dǎo)電類型的摻雜區(qū)；在摻雜區(qū)的面積一定的情況下，摻雜區(qū)的形狀為使摻雜區(qū)具有高周長/面積比的形狀；定義單位面積方形摻雜區(qū)的周長為4，摻雜區(qū)具有的周長/面積比為4，周長/面積比大于4為高周長/面積比；其中第一導(dǎo)電類型與第二導(dǎo)電類型相反。本專利技術(shù)中，在阱區(qū)形成引線孔，作為二極管的正極；在摻雜區(qū)形成引線孔，作為二極管的負(fù)極；襯底形成引線孔，用于與電源正極VDD相連，使襯底與阱區(qū)形成的PN結(jié)處于反向偏壓狀態(tài)，對二極管起到隔離作用；引線孔尺寸為8μm。本專利技術(shù)中，摻雜區(qū)形狀為條形結(jié)構(gòu)或?yàn)橹感谓Y(jié)構(gòu)。其中，指形包括一個(gè)橫向條形結(jié)構(gòu)和與橫向條形結(jié)構(gòu)一體的且位于橫向條形結(jié)構(gòu)同側(cè)/異側(cè)的至少兩個(gè)豎向條形結(jié)構(gòu)。根據(jù)半導(dǎo)體理論，二極管正向壓降減少KT/q(0.026V)，電流下降1/e倍，且壓降越大，電流越小。其中，K為玻爾茲曼常數(shù)8.62×10-5電子伏；T為絕對溫度300K；q為電子電荷。本專利技術(shù)中，條形結(jié)構(gòu)寬度為12μm。條形/指本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
一種防靜電放電的二極管，其特征在于，包括：第一導(dǎo)電類型的半導(dǎo)體襯底；在所述襯底上形成的第二導(dǎo)電類型的阱區(qū)；在所述阱區(qū)上形成的第一導(dǎo)電類型的摻雜區(qū)；在所述摻雜區(qū)的面積一定的情況下，所述摻雜區(qū)的形狀為使所述摻雜區(qū)具有高周長/面積比的形狀；其中第一導(dǎo)電類型與第二導(dǎo)電類型相反。
【技術(shù)特征摘要】
1.一種防靜電放電的二極管，其特征在于，包括：第一導(dǎo)電類型的半導(dǎo)體襯底；在所述襯底上形成的第二導(dǎo)電類型的阱區(qū)；在所述阱區(qū)上形成的第一導(dǎo)電類型的摻雜區(qū)；在所述摻雜區(qū)的面積一定的情況下，所述摻雜區(qū)的形狀為使所述摻雜區(qū)具有高周長/面積比的形狀；其中第一導(dǎo)電類型與第二導(dǎo)電類型相反。2.根據(jù)權(quán)利要求1所述的二極管，其特征在于，在所述阱區(qū)形成引線孔，作為所述二極管的正極；在所述摻雜區(qū)形成引線孔，作為所述二極管的負(fù)極；所述襯底形成引線孔，用于與電源正極VDD相連。3.根據(jù)權(quán)利要求1所述的二極管，其特征在于，所述摻雜區(qū)形狀為條形結(jié)構(gòu)。4.根據(jù)權(quán)利要求1所述的二極管，其特征在于，所述摻雜區(qū)形狀為指形結(jié)構(gòu)。5.根據(jù)權(quán)利要求3或4中所述的二極管，其特征在于，所述條形結(jié)構(gòu)寬度為12μm。6.根據(jù)權(quán)利要求3或4中所述的二極管，其特征在于，所述條形/指形結(jié)構(gòu)的長度為寬度的5～12倍。7.根據(jù)權(quán)利...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張祿，張燏，郭艷玲，張躍，趙磊，閆蕊，趙文鵬，
申請(專利權(quán))人：北京宇翔電子有限公司，
類型：發(fā)明
國別省市：北京,11
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。