一種針對高密度SPAD陣列級模擬信號的讀出電路和讀出方法技術(shù)

本發(fā)明專利技術(shù)公開了一種針對高密度SPAD陣列級模擬信號的讀出電路和讀出方法。電路包含格雷碼發(fā)生器、3?8地址譯碼器、行地址譯碼器、行局部復位控制電路、多路選擇器、相關(guān)雙采樣、模數(shù)轉(zhuǎn)換器、時鐘和若干像素單元。格雷碼發(fā)生器為行地址譯碼器、3?8地址譯碼器、多路選擇器提供計數(shù)信號，行地址譯碼器通過格雷碼控制，輸出選通某一行并對其進行操作，全局復位信號、局部復位信號和行地址譯碼器輸出端接在行局部復位控制電路。多路選擇器將其輸入的8列信號依次選擇輸出到相關(guān)雙采樣電路，由格雷碼發(fā)生器提供3位的選通信號，在讀出時與多路選擇器接相同的控制信號，與行局部復位控制電路配合可以進行局部復位。本發(fā)明專利技術(shù)可以大大減小芯片面積，可以降低噪聲。

【技術(shù)實現(xiàn)步驟摘要】
一種針對高密度SPAD陣列級模擬信號的讀出電路和讀出方法
本專利技術(shù)涉及一種基于模擬光子計數(shù)技術(shù)的單光子雪崩二極管探測器陣列級模擬信號的讀出電路和讀出方法，屬于光電

技術(shù)介紹
單光子雪崩二極管(Single-PhotonAvalancheDiode，SPAD)探測器件具有高的靈敏度、高的時間精度分辨率，已被廣泛應用于生物醫(yī)學、軍事和光通信等領域。SPAD器件已經(jīng)與CMOS工藝兼容，為了實現(xiàn)單光子探測器高集成化就必須減少電路的尺寸與功耗。傳統(tǒng)的SPAD探測器像素單元包括單光子雪崩二極管、淬滅與復位電路、數(shù)字計數(shù)電路、鎖存器和相關(guān)的輔助電路，然而隨著陣列的密度不斷提高，由于計數(shù)范圍很廣，像素單元內(nèi)的數(shù)字電路占用了很大面積，導致核心器件探測光子的面積比例變小，即占空比減小。模擬計數(shù)電路在高密度單光子探測領域的優(yōu)勢明顯，其計數(shù)電路主要由電容和很少的晶體管組成，電容上的電壓可以反應出計數(shù)值，這樣能大大提高SPAD探測器陣列的集成度，而且可以增加讀出的動態(tài)范圍和減小暗計數(shù)的影響。但是由于模擬計數(shù)噪聲較多，對于適用于模擬信號計數(shù)的陣列級讀出電路和方法目前現(xiàn)有技術(shù)中還沒有提出。
技術(shù)實現(xiàn)思路
本專利技術(shù)要解決的技術(shù)問題是降低像素單元內(nèi)數(shù)字電路占用面積的比例，降低噪聲，改進單光子雪崩二極管探測器陣列級模擬信號的讀出。為此目的，本專利技術(shù)提出一種針對高密度SPAD陣列級模擬信號的讀出電路，包含格雷碼發(fā)生器、3-8地址譯碼器、行地址譯碼器、行局部復位控制電路、多路選擇器、相關(guān)雙采樣、模數(shù)轉(zhuǎn)換器和時鐘模塊和若干像素單元，時鐘模塊給格雷碼發(fā)生器提供時鐘信號，格雷碼發(fā)生器為行地址譯碼器、3-8地址譯碼器、多路選擇器提供計數(shù)信號，行地址譯碼器通過格雷碼控制，可以輸出選通某一行并對其進行操作，全局復位信號、局部復位信號和行地址譯碼器輸出端接在行局部復位控制電路，其輸出接到每一行像素單元的復位控制模塊上，多路選擇器用來將其輸入的8列信號依次選擇輸出到相關(guān)雙采樣電路，由格雷碼發(fā)生器提供3位的選通信號，所有的多路選擇器控制信號都相同，多路選擇器將整個陣列按列分成若干個組，每組8列連接到多路選擇器的輸入端，可以達到共用相關(guān)雙采樣的目的，3-8地址譯碼器第一個輸出端連接到每個組的第一列，第二個輸出端連接到每個組的第二列，在全局復位時3-8地址譯碼器為全選狀態(tài)，在讀出時與多路選擇器接相同的控制信號，與行局部復位控制電路配合可以進行局部復位。為提高占空比，模數(shù)轉(zhuǎn)換器和時鐘模塊可以在芯片外使用現(xiàn)成的模塊。行局部復位控制電路由與門和或門組成，當全局復位信號RESA為高時輸出為高，局部復位信號和行地址譯碼器輸出信號相與輸出。本專利技術(shù)還提出一種上述針對高密度SPAD陣列級模擬信號的讀出電路的讀出方法，具體包含以下幾個階段：(1)在整個陣列信號讀出之前，像素單元電路先進行曝光探測光子，首先對所有的像素單元進行整體復位，RESA由外部電路給信號輸入一個高電平脈沖，使計數(shù)器的計數(shù)值清零，然后曝光一段時間，EXPO輸入一段時間的高電平，這時淬滅電路給SPAD加上足夠的反偏電壓，SPAD開始探測光子產(chǎn)生雪崩電流，淬滅電路對其淬滅并輸出窄脈沖給計數(shù)電路，像素單元電路開始工作，將光子探測的數(shù)量轉(zhuǎn)換成計數(shù)電容上的電壓信號，曝光結(jié)束后，計數(shù)電路內(nèi)的計數(shù)電壓保持不變，等待外部電路讀出；(2)陣列讀出電路開始工作，先進行并行讀出，行地址譯碼器實現(xiàn)對整個陣列的每一行進行選通，使像素單元的輸出選通開關(guān)導通，并且與行局部復位控制電路配合進行局部復位，行地址譯碼器先選通第一行，第一行的所有像素單元中的輸出選通被打開，計數(shù)電容的電壓信號通過緩沖器接入行信號總線通向多路選擇器，每八列像素單元通過一個多路選擇器共用一個相關(guān)雙采樣電路，這時所用的多路選擇器同時工作，多路選擇器與3-8地址譯碼器接相同的選通信號，其作用是可以將其8個輸入信號串行輸出，從而達到每8列共用一個雙相關(guān)采樣電路來節(jié)約面積，每個多路選擇器將其第一列的信號首先送入相關(guān)雙采樣，當?shù)谝涣型ㄐ沤Y(jié)束其他列依次也接入相關(guān)雙采樣，直到第八列結(jié)束；(3)相關(guān)雙采樣進行信號處理，消除噪聲，它由相關(guān)雙采樣第一次對計數(shù)信號進行采樣，然后由復位控制電路對單元中的計數(shù)電路復位，相關(guān)雙采樣第二次對復位后的電壓進行采樣，最后輸出兩個電壓的差值，得到純凈的光子信號；(4)回到多路選擇器剛開始工作的狀態(tài)，當所有的多路選擇器選中第一列時，整個陣列共用一個3-8地址譯碼器模塊，用于配合多路選擇器進行局部復位，行局部復位控制電路由組合邏輯門電路組成，輸入端為行地址譯碼器的輸出、局部復位信號線和全局復位信號線，當全局復位信號為高時，輸出為高；當全局復位信號為低時，輸出為局部復位信號和行地址輸出信號與值，這樣可以方便的實現(xiàn)行局部復位，這時3-8地址譯碼器也選中每一行的第一列的復位控制端，相關(guān)雙采樣對輸入信號即像素單元的計數(shù)電壓信號進行采樣，然后局部復位信號使能，輸入到行局部復位控制電路，這時第一行所有行所有像素單元都接收到局部復位信號，但是只有3-8譯碼器選中的單元即多路選擇器選通的單元進行復位，復位結(jié)束后，相關(guān)雙采樣再次進行采樣復位后的信號，并輸出其差值，所有的相關(guān)雙采樣同時輸出信號，再次輸出到一個高速多路選擇器，將信號依次輸出給ADC處理。相關(guān)雙采樣電路由運算放大器和開關(guān)電容電路組成，對信號采樣兩次輸出其差值，達到消除噪聲的目的。與現(xiàn)有技術(shù)相比，本專利技術(shù)具有以下幾個優(yōu)點：(1)本專利技術(shù)中，整個電路采用行并行讀出的方式，但與傳統(tǒng)行讀出方式不同，當某一行被選中后，每8列數(shù)據(jù)經(jīng)過多路選擇器順序輸出，通過CDS處理然后送到外部ADC，這樣可以大大減小芯片面積，CDS的數(shù)量減少到八分之一；(2)可以方便地實現(xiàn)局部復位和整體復位；在每一行前面和行譯碼器前面有一排與門電路，與門的兩個輸入端分別接行譯碼器的輸出和局部復位信號RESP，與門的輸出端接對應行像素單元的復位線，同時有一個全局復位信號RESA接到每一個像素單元。當RESP選通時，通過行譯碼器選通的行就可以實現(xiàn)局部復位。(3)可以降低噪聲，通過相關(guān)雙采樣技術(shù)可以得到純凈的光子計數(shù)信號；電路中包含的CDS電路可以有效的減少模擬讀出電路的噪聲，CDS需要對輸入的信號采樣兩次，輸出其差值，由上述局部行復位，CDS一次輸入為計數(shù)電路輸出信號，另一次輸入為復位后的計數(shù)電路輸出信號，相減后純凈的光子信號就可以得出。附圖說明圖1是本專利技術(shù)的陣列讀出電路結(jié)構(gòu)(128x128)。圖2是本專利適用的像素單元框圖。圖3是局部復位控制電路的原理圖。圖4簡化版的陣列的示意圖。圖5是雙相關(guān)采樣原理圖。圖6是讀出電路時序圖。圖7是當曝光結(jié)束后的時序圖。圖8是當?shù)谝涣斜贿x通時的時序圖。具體實施方式現(xiàn)結(jié)合附圖對本專利技術(shù)的具體實施做進一步詳細的說明。本專利技術(shù)提出一種針對高密度SPAD陣列級模擬信號的讀出電路架構(gòu)和方法，讀出方式為并行讀出，通過相關(guān)雙采樣技術(shù)可以消除噪聲，并且可以很方便的實現(xiàn)對正則讀取的像素單元進行局部復位適用于大規(guī)模模擬計數(shù)的像素單元陣列對外圍陣列級讀出電路，并能減少模擬讀出產(chǎn)生的噪聲，提高探測器的探測精準度。本專利技術(shù)提出的SPAD陣列架構(gòu)，如圖1所示。主要是將陣列中的像素單元按行讀出并將輸出的模擬信號去噪，外部譯碼等步驟轉(zhuǎn)化為數(shù)字信號，用來進本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種針對高密度SPAD陣列級模擬信號的讀出電路，其特征在于包含格雷碼發(fā)生器、3?8地址譯碼器、行地址譯碼器、行局部復位控制電路、多路選擇器、相關(guān)雙采樣、模數(shù)轉(zhuǎn)換器、時鐘模塊和若干像素單元，時鐘模塊給格雷碼發(fā)生器提供時鐘信號，格雷碼發(fā)生器為行地址譯碼器、3?8地址譯碼器、多路選擇器提供計數(shù)信號，行地址譯碼器通過格雷碼控制，可以輸出選通某一行并對其進行操作，全局復位信號、局部復位信號和行地址譯碼器輸出端接在行局部復位控制電路，其輸出接到每一行像素單元的復位控制模塊上，多路選擇器用來將其輸入的8列信號依次選擇輸出到相關(guān)雙采樣電路，由格雷碼發(fā)生器提供3位的選通信號，所有的多路選擇器控制信號都相同，多路選擇器將整個陣列按列分成若干個組，每組8列連接到多路選擇器的輸入端，可以達到共用相關(guān)雙采樣的目的，3?8地址譯碼器第一個輸出端連接到每個組的第一列，第二個輸出端連接到每個組的第二列，在全局復位時3?8地址譯碼器為全選狀態(tài)，在讀出時與多路選擇器接相同的控制信號，與行局部復位控制電路配合可以進行局部復位。

【技術(shù)特征摘要】
1.一種針對高密度SPAD陣列級模擬信號的讀出電路，其特征在于包含格雷碼發(fā)生器、3-8地址譯碼器、行地址譯碼器、行局部復位控制電路、多路選擇器、相關(guān)雙采樣、模數(shù)轉(zhuǎn)換器、時鐘模塊和若干像素單元，時鐘模塊給格雷碼發(fā)生器提供時鐘信號，格雷碼發(fā)生器為行地址譯碼器、3-8地址譯碼器、多路選擇器提供計數(shù)信號，行地址譯碼器通過格雷碼控制，可以輸出選通某一行并對其進行操作，全局復位信號、局部復位信號和行地址譯碼器輸出端接在行局部復位控制電路，其輸出接到每一行像素單元的復位控制模塊上，多路選擇器用來將其輸入的8列信號依次選擇輸出到相關(guān)雙采樣電路，由格雷碼發(fā)生器提供3位的選通信號，所有的多路選擇器控制信號都相同，多路選擇器將整個陣列按列分成若干個組，每組8列連接到多路選擇器的輸入端，可以達到共用相關(guān)雙采樣的目的，3-8地址譯碼器第一個輸出端連接到每個組的第一列，第二個輸出端連接到每個組的第二列，在全局復位時3-8地址譯碼器為全選狀態(tài)，在讀出時與多路選擇器接相同的控制信號，與行局部復位控制電路配合可以進行局部復位。2.根據(jù)權(quán)利要求1所述的一種針對高密度SPAD陣列級模擬信號的讀出電路，其特征在于，所述模數(shù)轉(zhuǎn)換器和時鐘模塊可以在芯片外使用現(xiàn)成的模塊。3.根據(jù)權(quán)利要求1所述的一種針對高密度SPAD陣列級模擬信號的讀出電路，其特征在于，所述行局部復位控制電路由與門和或門組成，當全局復位信號RESA為高時輸出為高，局部復位信號和行地址譯碼器輸出信號相與輸出。4.一種根據(jù)權(quán)利要求1所述的針對高密度SPAD陣列級模擬信號的讀出電路的讀出方法，其特征在于分為以下幾個階段：(1)在整個陣列信號讀出之前，像素單元電路先進行曝光探測光子，首先對所有的像素單元進行整體復位，RESA由外部電路給信號輸入一個高電平脈沖，使計數(shù)器的計數(shù)值清零，然后曝光一段時間，EXPO輸入一段時間的高電平，這時淬滅電路給SPAD加上足夠的反偏電壓，SPAD開始探測光子產(chǎn)生雪崩電流，淬滅電路對其淬滅并輸出窄脈沖給計數(shù)電路，像素單元電路開始工作，將光子探測的數(shù)量轉(zhuǎn)換成計數(shù)電容上的電壓信號，曝光結(jié)束后，計數(shù)電路內(nèi)的計數(shù)電壓保持不變，等...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：徐躍，羅瑞明，李斌，李鼎，趙庭晨，
申請(專利權(quán))人：南京郵電大學，
類型：發(fā)明
國別省市：江蘇,32