半導體器件及其制造方法技術

本發明專利技術提供了一種制造半導體器件的方法，該方法包括以下步驟：在襯底上形成包括真實掩模圖案和偽掩模圖案的多個掩模圖案；去除偽掩模圖案；以及利用真實掩模圖案作為掩模對襯底進行蝕刻，以形成第一溝槽、第二溝槽以及由第一溝槽和第二溝槽限定的鰭式圖案。接觸鰭式圖案的第二溝槽包括凸出并且位于第二溝槽的底表面與側表面之間的平滑圖案、位于第二溝槽的側表面與平滑圖案之間的第一凹進部分和位于凸出部分與第二溝槽的底表面之間的第二凹進部分。

Semiconductor device and manufacturing method thereof

The invention provides a method for manufacturing a semiconductor device, the method comprises the following steps: including real mask pattern and pseudo mask pattern of a plurality of mask pattern is formed on a substrate; removing pseudo mask pattern; and the use of real mask pattern as a mask on the substrate is etched to form a first trench. Second, defined by the groove and the first groove and the second groove fin pattern. Between the bottom surface of the first concave between the side surface smooth pattern, between the bottom surface and the side surface of the second trench contact fin pattern includes a projecting groove and is located in the second in the second groove and smooth pattern into the protruding part and the second part and is located in the groove of the second concave part.

【技術實現步驟摘要】
半導體器件及其制造方法相關申請的交叉引用本申請要求于2015年12月11日在韓國知識產權局提交的韓國專利申請No.10-2015-0176742以及于2015年11月5日提交的美國臨時專利申請No.62/251,297的優先權及其所有利益，所述申請的內容以引用方式全文并入本文中。
本公開涉及半導體器件及其制造方法。
技術介紹
多柵極晶體管可為可用于增大半導體器件的密度的多種可能的縮放技術之一。在多柵極晶體管中，可在襯底上形成鰭形或納米線形狀的硅體，柵極形成在硅體的表面上。由于這種多柵極晶體管可使用三維溝道，因此它們可更容易地縮放。此外，可在不增大多柵極晶體管的柵極長度的情況下提高電流控制能力。而且，可有效地抑制短溝道效應(SCE)，這是指溝道區的電勢受漏極電壓影響的一種現象。
技術實現思路
本公開的一些實施例提供了具有改進的操作特征的半導體器件。本公開的一些實施例提供了用于制造具有改進的操作特征的半導體器件的方法。根據本公開的實施例不限于上面闡述的那些，并且從以下描述中，本領域技術人員將清楚地理解除以上闡述的那些以外的對象。根據本專利技術構思的一些實施例，一種用于制造半導體器件的方法包括在襯底上形成掩模圖案以及執行蝕刻處理。蝕刻處理包括：選擇性地去除掩模圖案中的至少一個，以在不去除其余各個掩模圖案之間的襯底的情況下在鄰近所述其余各個掩模圖案的襯底中限定初始溝槽，以使得初始溝槽的邊緣限定尖銳圖案；以及蝕刻所述其余各個掩模圖案之間的襯底，以限定從襯底突出的鰭式圖案和它們之間的淺溝槽。蝕刻步驟使尖銳圖案變鈍并且增大了初始溝槽的深度，以進一步在鄰近鰭式圖案中的一個的襯底中限定深溝槽。響應于執行所述蝕刻處理，所述方法還包括在淺溝槽和深溝槽中形成器件隔離圖案。在一些實施例中，響應于執行所述蝕刻處理，鰭式圖案中的所述一個的側壁與深溝槽的底表面之間的襯底部分可限定凸出圖案。在一些實施例中，響應于執行所述蝕刻處理，鰭式圖案中的所述一個的側壁與凸出圖案之間的襯底部分可限定第一凹進圖案，并且凸出圖案與深溝槽的底表面之間的襯底部分可限定第二凹進圖案。在一些實施例中，蝕刻所述其余各個掩模圖案之間的襯底的步驟可包括按次序執行第一蝕刻以及執行第二蝕刻。第一蝕刻可在所述其余各個掩模圖案之間限定初始淺溝槽以及可增大初始溝槽的深度以限定具有其邊緣變鈍的尖銳圖案的初始深溝槽。第二蝕刻可增大初始淺溝槽和初始深溝槽的對應深度，以分別限定淺溝槽和深溝槽，以使得深溝槽分別在襯底的多個部分中包括第一凹進圖案、凸出圖案和第二凹進圖案。在一些實施例中，響應于執行所述蝕刻處理，鰭式圖案之間的淺溝槽可沒有凸出圖案。在一些實施例中，掩模圖案可為襯底的第一區上的第一掩模圖案，并且鰭式圖案和淺溝槽可分別為第一鰭式圖案和第一淺溝槽。在執行蝕刻處理之前，所述方法還可包括以下步驟：在襯底的鄰近第一區的第二區上形成第二掩模圖案，以使得第一掩模圖案和第二掩模圖案間隔開，它們之間的間距均勻；利用第二掩模圖案作為掩模選擇性地蝕刻襯底的第二區，以在其中限定第二鰭式圖案，第二鰭式圖案之間具有第二淺溝槽；以及在第二淺溝槽中形成第一器件隔離膜。第二淺溝槽的深度可與第一淺溝槽的深度相同。在一些實施例中，深溝槽可為襯底的第一區中的第一深溝槽。所述方法還可包括：在鄰近第二鰭式圖案中的一個的襯底的第二區中形成第二深溝槽，以使得第二鰭式圖案中的所述一個的側壁與第二深溝槽的底表面之間的襯底部分限定尖銳圖案；以及在第二深溝槽中的尖銳圖案上形成第二器件隔離膜。第二深溝槽的深度可大于第一深溝槽的深度，并且尖銳圖案可以遠離第二深溝槽的底表面的方式突出，并且突出得超過凸出圖案。在一些實施例中，淺溝槽和深溝槽中的器件隔離圖案可為同一低k器件隔離膜的多個部分。根據本專利技術構思的一方面，一種用于制造半導體器件的方法包括以下步驟：在襯底上形成包括真實掩模圖案和偽掩模圖案的多個掩模圖案；去除偽掩模圖案；以及利用真實掩模圖案作為掩模蝕刻襯底以形成第一溝槽、第二溝槽以及由第一溝槽和第二溝槽限定的鰭式圖案，其中，接觸鰭式圖案的第二溝槽包括向上凸并且位于第二溝槽的底表面與側表面之間的平滑圖案、向下凸并且位于第二溝槽的側表面與平滑圖案之間的第一凹進部分和向下凸并且位于凸出部分與第二溝槽的底表面之間的第二凹進部分。根據本專利技術構思的另一方面，一種用于制造半導體器件的方法包括以下步驟：在襯底上形成具有預定間距的掩模圖案，其中掩模圖案包括真實掩模圖案和偽掩模圖案；去除偽掩模圖案以形成預第二溝槽以及在預第二溝槽與真實掩模圖案之間突出的尖銳圖案；以及利用真實掩模圖案作為掩模蝕刻襯底以形成第一溝槽、通過增大預第二溝槽的深度形成的第二溝槽和通過增大尖銳圖案的表面平滑度形成的平滑圖案。根據本專利技術構思的又一方面，一種用于制造半導體器件的方法包括：在襯底上的第一區和第二區上分別形成第一掩模圖案和第二掩模圖案，其中，第一掩模圖案分別包括真實掩模圖案和偽掩模圖案；在第二區中利用第二掩模圖案作為掩模蝕刻襯底，以形成第二第一溝槽和通過第二第一溝槽限定的第二鰭式圖案，其中第二鰭式圖案包括真實鰭式圖案和偽鰭式圖案；利用真實掩模圖案作為掩模去除偽掩模圖案，形成第一第一溝槽、第一第二溝槽以及通過第一第一溝槽和第一第二溝槽限定的第一鰭式圖案；以及去除偽鰭式圖案以形成第二第二溝槽。根據本專利技術構思的一方面，一種半導體器件包括：第一鰭式圖案，其從襯底進一步突出，并且包括彼此相對的第一側表面和第二側表面；第一溝槽，其形成在第一側表面上；第二溝槽，其形成在第二側表面上并且比第一溝槽更寬；以及平滑圖案，其向上凸地形成在第二溝槽的底表面與第一鰭式圖案的側表面之間。根據本專利技術構思的另一方面，一種半導體器件包括：襯底，其包括第一區和第二區，在第一區中，第一鰭式圖案從襯底進一步突出，在第二區中，第二鰭式圖案從襯底進一步突出，在第一區中，第一深溝槽接觸第一鰭式圖案，在第二區中，第二深溝槽接觸第二鰭式圖案；平滑圖案，其在第一深溝槽的底表面與第一鰭式圖案之間向上突出，其中，平滑圖案的上表面的斜率連續；以及尖銳圖案，其在第二深溝槽的底表面與第二鰭式圖案之間向上突出，其中尖銳圖案的上表面的斜率不連續。附圖說明通過參照附圖詳細描述本公開的示例實施例，本公開的以上和其它特征和優點對于本領域普通技術人員將變得更加清楚，附圖中：圖1是提供用于解釋根據一些示例實施例的半導體器件的布局圖；圖2是沿圖1的線A–A'截取的剖視圖；圖3是沿圖1的線B–B'截取的剖視圖；圖4是沿圖1的線C–C'截取的剖視圖；圖5是提供用于解釋根據一些示例實施例的半導體器件的布局圖；圖6是沿圖5的線D–D'截取的剖視圖；圖7是提供用于解釋根據一些示例實施例的半導體器件的剖視圖；圖8是提供用于解釋根據一些示例實施例的半導體器件的剖視圖；圖9是提供用于解釋根據一些示例實施例的半導體器件的剖視圖；圖10是提供用于解釋根據一些示例實施例的半導體器件的布局圖；圖11是沿圖10的線E–E'截取的剖視圖；圖12是提供用于解釋根據一些示例實施例的半導體器件的剖視圖；圖13是提供用于解釋根據一些示例實施例的半導體器件的概念圖；圖14是包括根據示例實施例的半導體器件的系統芯片(SoC)系統的框圖；圖15是包括根據示例實施例的半導體器件的電子系統的本文檔來自技高網...

【技術保護點】
一種用于制造半導體器件的方法，該方法包括以下步驟：在襯底上形成包括真實掩模圖案和偽掩模圖案的多個掩模圖案；去除偽掩模圖案；以及利用真實掩模圖案作為掩模對襯底進行蝕刻，以形成第一溝槽、第二溝槽以及由第一溝槽和第二溝槽限定的鰭式圖案；其中，接觸鰭式圖案的第二溝槽包括平滑圖案、位于第二溝槽的側表面與平滑圖案之間的第一凹進部分和位于平滑圖案與第二溝槽的底表面之間的第二凹進部分，所述平滑圖案凸出并且位于第二溝槽的底表面與側表面之間。

【技術特征摘要】
2015.12.11 KR 10-2015-0176742;2015.11.05 US 62/2511.一種用于制造半導體器件的方法，該方法包括以下步驟：在襯底上形成包括真實掩模圖案和偽掩模圖案的多個掩模圖案；去除偽掩模圖案；以及利用真實掩模圖案作為掩模對襯底進行蝕刻，以形成第一溝槽、第二溝槽以及由第一溝槽和第二溝槽限定的鰭式圖案；其中，接觸鰭式圖案的第二溝槽包括平滑圖案、位于第二溝槽的側表面與平滑圖案之間的第一凹進部分和位于平滑圖案與第二溝槽的底表面之間的第二凹進部分，所述平滑圖案凸出并且位于第二溝槽的底表面與側表面之間。2.根據權利要求1所述的方法，其中，第二溝槽的深度大于第一溝槽的深度。3.根據權利要求1所述的方法，其中，平滑圖案的上表面低于第一溝槽的底表面。4.根據權利要求1所述的方法，其中，平滑圖案的表面的斜率連續。5.根據權利要求1所述的方法，其中，第一溝槽的寬度小于第二溝槽的寬度。6.根據權利要求1所述的方法，其中，所述多個掩模圖案彼此間隔開預定間距。7.根據權利要求1所述的方法，其中，形成第一溝槽和第二溝槽的步驟包括：對襯底進行第一蝕刻以形成預第一溝槽；以及對預第一溝槽的底表面進行更深的第二蝕刻，以形成第一溝槽。8.根據權利要求1所述的方法，還包括在鰭式圖案上共形地形成包括多晶硅的第一襯墊。9.根據權利要求8所述的方法，還包括，在形成第一襯墊之前，在鰭式圖案的表面上共形地形成包括氧化物膜的第二襯墊。10.根據權利要求1所述的方法，其中，同時形成第一溝槽和第二溝槽。11.一種用于制造半導體器件的方法，所述方法包括以下步驟：在襯底上形成具有預定間距的掩模圖案，其中掩模圖案包括真實掩模圖案和偽掩模圖案；去除偽掩模圖案以形成預第二溝槽和在預第二溝槽與真實掩模圖案之間突出的尖銳圖案；以及利用真實掩模圖案作為掩模對襯底進行蝕刻，以形成第一溝槽、通過增大預第二溝槽的深度而形成的第二溝槽和通過增大尖銳圖案的表面的平滑度而形成的平滑圖案。12.根據權利要求11所述的方法，其中，尖銳圖案的上表面的高度比平滑圖案的上表面更高或與平滑圖案的上表面相同。13.根據權利要求11所述的方法，其中，同時執行蝕刻襯底以形成第一溝槽的步驟以及通過增大預第二溝槽的深度而形成第二溝槽的步驟。14.根據權利要求11所述的方法，其中，形成第一溝槽和第二溝槽的步驟包括形成由第一溝槽和第二溝槽限定的鰭式圖案，并且所述方法還包括：形成填充第一溝槽的至少一部分和第二溝槽的至少一部分的器件隔離膜。15.根據權利要求14所述的方法，其中，形成器件隔離膜的步驟包括：形成完全填充第一溝槽和第二溝槽的器件隔離膜，以及去除器件隔離膜的一部分以暴露出鰭式圖案的上部。16.根據權利要求15所述的方法，包括：在去除器件隔離膜的所述一部分之前，對器件隔離膜進行退火以使鰭式圖案傾斜至一側。17.根據權利要求11所述的方法，其中，形成...

【專利技術屬性】
技術研發人員：金基一，樸起寬，劉庭均，金炯東，成石鉉，嚴命允，
申請(專利權)人：三星電子株式會社，
類型：發明
國別省市：韓國,KR