用于嵌入式閃存的無(wú)氮化物間隔件或氧化物間隔件制造技術(shù)

在一些實(shí)施例中，半導(dǎo)體襯底包括通過(guò)溝道區(qū)域彼此分隔開(kāi)的第一源極/漏極區(qū)域和第二源極/漏極區(qū)域。該溝道區(qū)域包括鄰近第一源極/漏極區(qū)域的第一部分和鄰近第二源極/漏極區(qū)域的第二部分。選擇柵極間隔在溝道區(qū)域的第一部分上方并且通過(guò)選擇柵極電介質(zhì)與溝道區(qū)域的第一部分分隔開(kāi)。存儲(chǔ)柵極間隔在溝道區(qū)域的第二部分上方并且通過(guò)電荷捕獲介電結(jié)構(gòu)與溝道區(qū)域的第二部分分隔開(kāi)。電荷捕獲介電結(jié)構(gòu)在存儲(chǔ)柵極旁邊向上延伸以將選擇柵極和存儲(chǔ)柵極的相鄰的側(cè)壁彼此分隔開(kāi)。氧化物間隔件或無(wú)氮化物間隔件布置在最靠近第二源極/漏極區(qū)域的電荷捕獲介電結(jié)構(gòu)的側(cè)壁凹槽中。本發(fā)明專利技術(shù)的實(shí)施例還涉及用于嵌入式閃存的無(wú)氮化物間隔件或氧化物間隔件。

Non nitride spacer or oxide spacer for embedded flash memory

In some embodiments, the semiconductor substrate includes a first source / drain region separated from each other by a channel region, and a second source / drain region. The channel region includes a first portion adjacent to the first source / drain region and a second portion adjacent to the second source / drain region. The gate spacing is selected above the first portion of the channel region and separated by the first portion of the gate dielectric in the channel region. The storage gate is spaced above the second portion of the channel region and separated by the charge trapping dielectric structure with the second portion of the channel region. The charge trapping dielectric structure extends upwardly near the memory gate to separate the adjacent sidewalls of the selected gate and the storage gate. An oxide spacer or a non nitride spacer is disposed in the sidewalls of the charge trapping dielectric structure closest to the second source / drain region. Embodiments of the present invention also relate to non nitride spacers or oxide spacers for embedded flash memory.

【技術(shù)實(shí)現(xiàn)步驟摘要】
用于嵌入式閃存的無(wú)氮化物間隔件或氧化物間隔件
本專利技術(shù)的實(shí)施例涉及集成電路器件，更具體地，涉及用于嵌入式閃存的無(wú)氮化物間隔件或氧化物間隔件。
技術(shù)介紹
閃存是可以快速地電擦除和重新編程的電子非易失性計(jì)算機(jī)儲(chǔ)存介質(zhì)。它用于各種電子器件和設(shè)備中。常見(jiàn)類型的閃存單元包括堆疊柵極存儲(chǔ)單元和分裂柵極存儲(chǔ)單元。與堆疊柵極存儲(chǔ)單元相比，分裂柵極存儲(chǔ)單元具有更高的注入效率、對(duì)短溝道效應(yīng)的更小的易感性以及更好的過(guò)擦除免疫。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的實(shí)施例提供了一種包括分裂閃存單元的集成電路，包括：半導(dǎo)體襯底，包括通過(guò)溝道區(qū)域彼此分隔開(kāi)的第一源極/漏極區(qū)域和第二源極/漏極區(qū)域，其中，所述溝道區(qū)域包括鄰近所述第一源極/漏極區(qū)域的第一部分和鄰近所述第二源極/漏極區(qū)域的第二部分；選擇柵極，間隔在所述溝道區(qū)域的所述第一部分上方并且通過(guò)選擇柵極電介質(zhì)與所述溝道區(qū)域的所述第一部分分隔開(kāi)；存儲(chǔ)柵極，間隔在所述溝道區(qū)域的所述第二部分上方并且通過(guò)電荷捕獲介電結(jié)構(gòu)與所述溝道區(qū)域的所述第二部分分隔開(kāi)；以及氧化物間隔件或無(wú)氮化物間隔件，布置在最靠近所述第二源極/漏極區(qū)域并且直接位于所述溝道區(qū)域的所述第二部分上方的所述電荷捕獲介電結(jié)構(gòu)的側(cè)壁凹槽中。本專利技術(shù)的另一實(shí)施例提供了一種包括一對(duì)分裂柵極閃存單元的集成電路，包括：半導(dǎo)體襯底，包括共同的源極/漏極區(qū)域以及通過(guò)第一溝道區(qū)域和第二溝道區(qū)域分別與所述共同的源極/漏極區(qū)域分隔開(kāi)的第一單獨(dú)的源極/漏極區(qū)域和第二單獨(dú)的源極/漏極區(qū)域；第一選擇柵極和第二選擇柵極，分別間隔在所述第一溝道區(qū)域和所述第二溝道區(qū)域上方，并且通過(guò)第一選擇柵極電介質(zhì)和第二選擇柵極電介質(zhì)分別與所述第一溝道區(qū)域和所述第二溝道區(qū)域分隔開(kāi)；第一存儲(chǔ)柵極和第二存儲(chǔ)柵極，分別間隔在所述第一溝道區(qū)域和所述第二溝道區(qū)域上方，并且通過(guò)電荷捕獲介電結(jié)構(gòu)與所述半導(dǎo)體襯底分隔開(kāi)，其中，所述電荷捕獲介電結(jié)構(gòu)沿著所述第一選擇柵極和所述第二選擇柵極的外部側(cè)壁向上延伸以分隔開(kāi)所述選擇柵極的所述外部側(cè)壁和所述存儲(chǔ)柵極的內(nèi)部側(cè)壁；以及氧化物間隔件或無(wú)氮化物間隔件，布置在最靠近所述第一單獨(dú)的源極/漏極區(qū)域或所述第二單獨(dú)的源極/漏極區(qū)域的所述電荷捕獲介電結(jié)構(gòu)的側(cè)壁凹槽中。本專利技術(shù)的又一實(shí)施例提供了一種形成分裂柵極存儲(chǔ)器件的方法，所述方法包括：在半導(dǎo)體襯底上方形成一對(duì)選擇柵極；在所述半導(dǎo)體襯底上方并且沿著所述選擇柵極的外部側(cè)壁形成電荷捕獲層；在所述電荷捕獲層上方形成存儲(chǔ)柵極，所述存儲(chǔ)柵極鄰近所述一對(duì)選擇柵極的所述外部側(cè)壁并且通過(guò)所述電荷捕獲層與所述一對(duì)選擇柵極的所述外部側(cè)壁分隔開(kāi)；沿著所述存儲(chǔ)柵極的外部側(cè)壁形成存儲(chǔ)柵極間隔件；去除未由所述存儲(chǔ)柵極和所述存儲(chǔ)柵極間隔件覆蓋的部分所述電荷捕獲層并且在所述存儲(chǔ)柵極間隔件的外部側(cè)壁下方的所述電荷捕獲層中留下側(cè)壁凹槽；以及形成氧化物間隔件或無(wú)氮化物間隔件，所述氧化物間隔件或所述無(wú)氮化物間隔件沿著所述存儲(chǔ)柵極間隔件的所述外部側(cè)壁延伸并且延伸至所述電荷捕獲層中的所述側(cè)壁凹槽內(nèi)。附圖說(shuō)明當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本專利技術(shù)的各個(gè)方面。應(yīng)該指出，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。圖1示出了根據(jù)本專利技術(shù)的一些實(shí)施例的一對(duì)分裂柵極閃存單元的截面圖。圖2示出了形成分裂柵極存儲(chǔ)單元的方法的一些實(shí)施例的流程圖。圖3至圖19示出了處于形成分裂柵極閃存單元的方法的各個(gè)制造階段的截面圖的一些實(shí)施例。具體實(shí)施方式以下公開(kāi)內(nèi)部容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡(jiǎn)化本專利技術(shù)。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本專利技術(shù)。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外部的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)例。此外部，本專利技術(shù)可在各個(gè)實(shí)施例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對(duì)術(shù)語(yǔ)，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外部，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而本文使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋?，F(xiàn)代集成電路(IC)通常包括設(shè)置在單個(gè)襯底或管芯上的邏輯器件和嵌入式存儲(chǔ)器。在這樣的IC中包括的一個(gè)類型的嵌入式存儲(chǔ)器是分裂柵極閃存。分裂柵極存儲(chǔ)單元包括源極區(qū)域和漏極區(qū)域，該源極區(qū)域和漏極區(qū)域設(shè)置在半導(dǎo)體襯底內(nèi)并且通過(guò)溝道區(qū)域彼此分隔開(kāi)。選擇柵極(SG)設(shè)置在最靠近漏極的溝道區(qū)域的第一部分上方，并且通過(guò)SG電介質(zhì)與溝道區(qū)域分隔開(kāi)。存儲(chǔ)柵極(MG)設(shè)置為鄰近SG的側(cè)壁并且設(shè)置在最靠近源極的溝道區(qū)域的第二部分上方，并且通過(guò)電荷捕獲介電層與溝道區(qū)域分隔開(kāi)。氮化物間隔件，可以在管芯上的邏輯器件的形成期間形成為邊，可以設(shè)置為沿著電荷捕獲介電層的側(cè)壁并且設(shè)置在最靠近源極的溝道區(qū)域上方。在操作期間，可以活化SG以使電流流經(jīng)溝道區(qū)域(例如，引起帶負(fù)電荷的電子流在源極區(qū)域和漏極區(qū)域之間流動(dòng))。當(dāng)活化SG時(shí)，可以將大的正電壓施加至MG，從而吸引電子從溝道區(qū)域朝向MG。這些電子的一些停留在電荷捕獲層中，從而改變了存儲(chǔ)單元的閾值電壓(Vt)。產(chǎn)生的Vt對(duì)應(yīng)于儲(chǔ)存在單元中的數(shù)據(jù)狀態(tài)。例如，如果超過(guò)預(yù)定量的電荷停留在電荷捕獲層上(例如，Vt的大小大于一些預(yù)定的Vt)，則該單元稱為儲(chǔ)存第一數(shù)據(jù)狀態(tài)(例如，邏輯“0”)；然而，如果小于預(yù)定量的電荷停留在電荷捕獲層上(例如，Vt的大小小于預(yù)定的Vt)，則該單元稱為儲(chǔ)存第二數(shù)據(jù)狀態(tài)(例如，邏輯“1”)。通過(guò)向單元施加合適的偏置條件，電子可以放置在電荷捕獲層上(或從電荷捕獲層剝離)以為單元設(shè)定相應(yīng)的數(shù)據(jù)狀態(tài)。這樣，數(shù)據(jù)可以被寫入存儲(chǔ)單元或從存儲(chǔ)單元讀取。不幸地，設(shè)置在電荷捕獲電介質(zhì)旁邊并且設(shè)置在溝道區(qū)域上方的氮化物間隔件可以引起電荷異常儲(chǔ)存和異常刪除。當(dāng)單元經(jīng)受更多讀取和寫入操作時(shí)，這些異常趨向于更為明顯。例如，由于溝道區(qū)域上方的氮化物間隔件的存在，氮化物間隔件可以趨向于不期望地捕獲電荷和從預(yù)期值偏移單元的Vt，特別是當(dāng)單元老化并且在其上實(shí)施了更多的讀取和寫入操作時(shí)。本專利技術(shù)涉及無(wú)氮化物間隔件或氧化物間隔件的分裂柵極閃存單元，相對(duì)不受電荷捕獲影響的一個(gè)被插入在最靠近源極的電荷捕獲層的側(cè)壁凹槽中。因此，這個(gè)插入的間隔件可以直接在溝道區(qū)域的外部邊緣上方沿著電荷捕獲層的側(cè)壁凹槽延伸，并且可以沿著MG側(cè)壁(或沿著MG間隔件側(cè)壁)向上延伸，從而限制了不期望的電荷捕獲。在一些實(shí)施例中，如果仍存在用于分裂柵極閃存的氮化物間隔件，則插入的間隔件有效地“推動(dòng)”氮化物側(cè)壁間隔件向外，使得氮化物間隔件不再殘留在溝道區(qū)域上方。這樣，無(wú)氮化物間隔件或氧化物間隔件限制了不期望地捕獲的電荷并且提供了在長(zhǎng)時(shí)間內(nèi)具有良好性能的閃存單元。圖1示出了設(shè)置在半導(dǎo)體襯底108上的包括一對(duì)分裂柵極存儲(chǔ)單元的集成電路100的一些實(shí)施例的截面圖。一對(duì)分裂柵極存儲(chǔ)本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種包括分裂閃存單元的集成電路，包括：半導(dǎo)體襯底，包括通過(guò)溝道區(qū)域彼此分隔開(kāi)的第一源極/漏極區(qū)域和第二源極/漏極區(qū)域，其中，所述溝道區(qū)域包括鄰近所述第一源極/漏極區(qū)域的第一部分和鄰近所述第二源極/漏極區(qū)域的第二部分；選擇柵極，間隔在所述溝道區(qū)域的所述第一部分上方并且通過(guò)選擇柵極電介質(zhì)與所述溝道區(qū)域的所述第一部分分隔開(kāi)；存儲(chǔ)柵極，間隔在所述溝道區(qū)域的所述第二部分上方并且通過(guò)電荷捕獲介電結(jié)構(gòu)與所述溝道區(qū)域的所述第二部分分隔開(kāi)；以及氧化物間隔件或無(wú)氮化物間隔件，布置在最靠近所述第二源極/漏極區(qū)域并且直接位于所述溝道區(qū)域的所述第二部分上方的所述電荷捕獲介電結(jié)構(gòu)的側(cè)壁凹槽中。

【技術(shù)特征摘要】
2015.11.05 US 14/933,0461.一種包括分裂閃存單元的集成電路，包括：半導(dǎo)體襯底，包括通過(guò)溝道區(qū)域彼此分隔開(kāi)的第一源極/漏極區(qū)域和第二源極/漏極區(qū)域，其中，所述溝道區(qū)域包括鄰近所述第一源極/漏極區(qū)域的第一部分和鄰近所述第二源極/漏極區(qū)域的第二部分；選擇柵極，間隔在所述溝道區(qū)域的所述第一部分上方并且通過(guò)選擇柵極電介質(zhì)與所述溝道區(qū)域的所述第一部分分隔開(kāi)；存儲(chǔ)柵極，間隔在所述溝道區(qū)域的所述第二部分上方并且通過(guò)電荷捕獲介電結(jié)構(gòu)與所述溝道區(qū)域的所述第二部分分隔開(kāi)；以及氧化物間隔件或無(wú)氮化物間隔件，布置在最靠近所述第二源極/漏極區(qū)域并且直接位于所述溝道區(qū)域的所述第二部分上方的所述電荷捕獲介電結(jié)構(gòu)的側(cè)壁凹槽中。2.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電荷捕獲介電結(jié)構(gòu)在所述存儲(chǔ)柵極旁邊向上延伸以將所述選擇柵極和所述存儲(chǔ)柵極的相鄰的側(cè)壁彼此分隔開(kāi)，并且在終止于所述側(cè)壁凹槽處之前，越過(guò)所述存儲(chǔ)柵極的側(cè)壁橫向延伸以建立壁架。3.根據(jù)權(quán)利要求2所述的集成電路，還包括：存儲(chǔ)柵極側(cè)壁間隔件，設(shè)置在所述壁架上并且在所述存儲(chǔ)柵極的所述側(cè)壁旁邊向上延伸。4.根據(jù)權(quán)利要求3所述的集成電路，其中，所述氧化物間隔件或所述無(wú)氮化物間隔件沿著所述存儲(chǔ)柵極側(cè)壁間隔件的外部側(cè)壁向上延伸，并且具有錐形的上表面，所述上表面在所述存儲(chǔ)柵極側(cè)壁間隔件處具有第一高度和靠近所述第二源極/漏極區(qū)域具有減小的第二高度。5.根據(jù)權(quán)利要求4所述的集成電路，其中，布置所述氧化物間隔件或所述無(wú)氮化物間隔件的所述側(cè)壁凹槽在所述存儲(chǔ)柵極側(cè)壁間隔件下方延伸。6.根據(jù)權(quán)利要求3所述的集成電路，其中，所述存儲(chǔ)柵極側(cè)壁間隔件包括布置在所述壁架上的內(nèi)部第一側(cè)壁間隔件和布置在所述壁架上并且接觸所述內(nèi)部第一側(cè)壁間隔件的外部第二側(cè)壁間隔件。7.根據(jù)權(quán)利要求1所述的集成電路，其中，所述電荷捕獲介電結(jié)構(gòu)包括夾在第一介電層和第二介電層之間的氮化物層...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：吳偉成，連瑞宗，
申請(qǐng)(專利權(quán))人：臺(tái)灣積體電路制造股份有限公司，
類型：發(fā)明
國(guó)別省市：中國(guó)臺(tái)灣,71