帶抑制耦合功能的靈敏放大器電路制造技術

本發明專利技術公開了一種帶抑制耦合功能的靈敏放大器電路，新增第五N型晶體管、第六P型晶體管及第七P型晶體管，均為源極和漏極相連，并分別接第六控制信號、第四控制信號及第五控制信號，其在vlim和pbias節點產生與原耦合作用方向相反的耦合作用，從而取到相互抵消的效果。有效地抑制了SA工作階段的切換對用于嵌位BL電位的門極控制信號和用于做負載管的門極偏置信號的耦合影響，從而改善了該SA的讀性能；并且減小了門極控制信號和門極偏置信號的濾波電容，從而縮減了版圖面積。

Sensitive amplifier circuit with suppressed coupling function

The invention discloses a sensitive amplifier circuit is coupled with the function of inhibition, fifth new type N type P transistor, sixth transistor and seven P transistors, both source and drain are connected, and are respectively connected with the sixth control signal, the fourth control signal and a five control signal, the coupling effect in the opposite direction of cooperation with the original coupling in the VLIM and pbias node, so as to get the effect of offset. SA effectively inhibited the switching stage for embedding the BL potential of the gate control signal and for load coupling effect of thyristor gate bias signal, thereby improving the reading performance of the SA; and reduce the filter capacitor gate control signal and gate bias signal, from the back layout area.

【技術實現步驟摘要】
帶抑制耦合功能的靈敏放大器電路
本專利技術涉及一種半導體集成電路制造工藝設備，特別是涉及一種帶抑制耦合功能的靈敏放大器電路。
技術介紹
在非揮發存儲器讀電路中，一種較常見的方法是用一本征N型晶體管的門極控制電壓(vlim)來嵌位BL(bitline，位線)電位；如圖1所示，為傳統的靈敏放大器(SA，SenseAmplifier)電路結構，第一P型晶體管P1的柵極與第二P型晶體管P2的柵極相連接在第四控制信號sa-eqb，第一P型晶體管P1的源極與第二P型晶體管P2的源極相連接在外部電壓(VDD)，第一P型晶體管P1的漏極與第一N型晶體管N1的漏極相連，第二P型晶體管P2的漏極與第二N型晶體管N2的漏極相連，第一N型晶體管N1的柵極、第二N型晶體管N2的柵極、第三N型晶體管N3的柵極及第四N型晶體管N4的柵極和門極控制電壓(vlim)相連，并通過第一電容C1接地，第一N型晶體管N1的源極及第三N型晶體管N3的源極相連接BL(bitline，位線)，第二N型晶體管N2的源極及第四N型晶體管N4的源極相連通過一個電流源后接地，第三P型晶體管P3的柵極及第四P型晶體管P4的柵極與門極偏置電壓(pbias)相連，并通過第二電容C2與VDD相連。第三P型晶體管P3的源極、第四P型晶體管P4的源極及第五P型晶體管P5的漏極相連，第五P型晶體管P5的源極接VDD，第五P型晶體管P5的柵極接第五控制信號sa-senb，第三P型晶體管P3的漏極、第三N型晶體管N3的漏極及靈敏放大器的正輸入端相連，第四P型晶體管P4的漏極、第四N型晶體管N4的漏極及靈敏放大器的負輸入端相連，靈敏放大器的使能信號端接第三控制信號sa-en2，靈敏放大器的輸出端作為電路輸出端dout。但是該傳統的靈敏放大器電路在pre-charge(預充電)、sense(信號轉換與放大)和latch(鎖存)過程切換時受到耦合的影響，出現跳變，從而影響了“讀”性能。而傳統的解決方法時，在vlim和pbias信號上加濾波電容(分別為C1和C2)，但這個方法只能降低耦合作用的影響，不能消除，而且需要較大的濾波電容，面積較大。
技術實現思路
本專利技術所要解決的技術問題是提供一種帶抑制耦合功能的靈敏放大器電路,能降低SA工作階段切換對用于嵌位BL電位的門極控制信號和用于做負載管的門極偏置信號的耦合影響，從而提高SA性能，同時減小濾波電容面積。為解決上述技術問題，本專利技術提供的一種帶抑制耦合功能的靈敏放大器電路，包括：第一P型晶體管、第二P型晶體管、第三P型晶體管、第四P型晶體管、第五P型晶體管、第六P型晶體管、第七P型晶體管、第一N型晶體管、第二N型晶體管、第三N型晶體管、第四N型晶體管、第五N型晶體管、第一電容、第二電容及靈敏放大器；第一P型晶體管的柵極與第二P型晶體管的柵極相連并接第四控制信號，第一P型晶體管的源極與第二P型晶體管的源極相連接在外部電壓，第一P型晶體管的漏極與第一N型晶體管的漏極相連，第二P型晶體管的漏極與第二N型晶體管的漏極相連，第一N型晶體管的柵極、第二N型晶體管的柵極、第三N型晶體管的柵極、第四N型晶體管的柵極、第五N型晶體管的柵極及門極控制電壓相連，并通過第一電容接地，第一N型晶體管的源極及第三N型晶體管的源極相連接BL，第二N型晶體管的源極及第四N型晶體管的源極相連通過一個電流源后接地，第五N型晶體管的源極及漏極相連并接第六控制信號，第三P型晶體管的柵極、第四P型晶體管的柵極、第六P型晶體管的柵極、第七P型晶體管的柵極及門極偏置電壓相連，并通過第二電容與外部電壓相連，第三P型晶體管的源極、第四P型晶體管的源極及第五P型晶體管的漏極相連，第五P型晶體管的源極接外部電壓，第五P型晶體管的柵極接第五控制信號，第六P型晶體管的源極及漏極相連并接第四控制信號，第七P型晶體管的源極及漏極相連并接第五控制信號，第三P型晶體管的漏極、第三N型晶體管的漏極及靈敏放大器的正輸入端相連，第四P型晶體管的漏極、第四N型晶體管的漏極及靈敏放大器的負輸入端相連，靈敏放大器的使能信號端接第三控制信號，靈敏放大器的輸出端作為電路輸出端。進一步的，所述第四控制信號、第五控制信號及第六控制信號由所述靈敏放大器本身的時序控制信號通過邏輯電路產生。進一步的，所述時序控制信號包括第一控制信號、第二控制信號及第三控制信號。進一步的，所述第一控制信號產生所述第四控制信號，所述第二控制信號產生所述第六控制信號，所述第一控制信號及所述第二控制信號共同產生所述第五控制信號。本專利技術的帶抑制耦合功能的靈敏放大器電路，有效地抑制了SA工作階段的切換對用于嵌位BL電位的門極控制信號和用于做負載管的門極偏置信號的耦合影響，從而改善了該SA的讀性能；并且減小了門極控制信號和門極偏置信號的濾波電容，從而縮減了版圖面積。附圖說明下面結合附圖和具體實施方式對本專利技術作進一步詳細的說明:圖1是傳統的靈敏放大器電路圖；圖2是本專利技術帶抑制耦合功能的靈敏放大器電路；圖3是本專利技術提出產生反向耦合作用的控制信號波形圖。具體實施方式為使貴審查員對本專利技術的目的、特征及功效能夠有更進一步的了解與認識，以下配合附圖詳述如后。如圖2所示，第一P型晶體管P1的柵極與第二P型晶體管P2的柵極相連并接第四控制信號sa-eqb，第一P型晶體管P1的源極與第二P型晶體管P2的源極相連接在外部電壓(VDD)，第一P型晶體管P1的漏極與第一N型晶體管N1的漏極相連，第二P型晶體管P2的漏極與第二N型晶體管N2的漏極相連，第一N型晶體管N1的柵極、第二N型晶體管N2的柵極、第三N型晶體管N3的柵極、第四N型晶體管N4的柵極、第五N型晶體管N5的柵極及門極控制電壓(vlim)相連，并通過第一電容C1接地，第一N型晶體管N1的源極及第三N型晶體管N3的源極相連接BL(bitline，位線)，第二N型晶體管N2的源極及第四N型晶體管N4的源極相連通過一個電流源后接地，第五N型晶體管N5的源極及漏極相連并接第六控制信號sa-en1b，第三P型晶體管P3的柵極、第四P型晶體管P4的柵極、第六P型晶體管P6的柵極、第七P型晶體管P7的柵極及門極偏置電壓(pbias)相連，并通過第二電容C2與VDD相連，第三P型晶體管P3的源極、第四P型晶體管P4的源極及第五P型晶體管P5的漏極相連，第五P型晶體管P5的源極接VDD，第五P型晶體管P5的柵極輸入第五控制信號sa-senb，第六P型晶體管P6的源極及漏極相連并接第四控制信號sa-eqb，第七P型晶體管P7的源極及漏極相連并接第五控制信號sa-senb，第三P型晶體管P3的漏極、第三N型晶體管N3的漏極及靈敏放大器的正輸入端相連，第四P型晶體管P4的漏極、第四N型晶體管N4的漏極及靈敏放大器的負輸入端相連，靈敏放大器的使能信號端接第三控制信號sa-en2，靈敏放大器的輸出端作為電路輸出端dout。其中第一N型晶體管N1、第二N型晶體管N2、第三N型晶體管N3及第四N型晶體管N4為本征N型晶體管，第四控制信號sa-eqb、第五控制信號sa-senb及第六控制信號sa-en1b由SA本身的時序控制信號通過邏輯電路產生，即第一控制信號sa-eq、第二控制信號sa-en1及第三控制信號sa-en2通過邏輯電路(logi本文檔來自技高網...

【技術保護點】
一種帶抑制耦合功能的靈敏放大器電路，其特征在于，包括：第一P型晶體管、第二P型晶體管、第三P型晶體管、第四P型晶體管、第五P型晶體管、第六P型晶體管、第七P型晶體管、第一N型晶體管、第二N型晶體管、第三N型晶體管、第四N型晶體管、第五N型晶體管、第一電容、第二電容及靈敏放大器；第一P型晶體管的柵極與第二P型晶體管的柵極相連并接第四控制信號，第一P型晶體管的源極與第二P型晶體管的源極相連接在外部電壓，第一P型晶體管的漏極與第一N型晶體管的漏極相連，第二P型晶體管的漏極與第二N型晶體管的漏極相連，第一N型晶體管的柵極、第二N型晶體管的柵極、第三N型晶體管的柵極、第四N型晶體管的柵極、第五N型晶體管的柵極及門極控制電壓相連，并通過第一電容接地，第一N型晶體管的源極及第三N型晶體管的源極相連接BL，第二N型晶體管的源極及第四N型晶體管的源極相連通過一個電流源后接地，第五N型晶體管的源極及漏極相連并接第六控制信號，第三P型晶體管的柵極、第四P型晶體管的柵極、第六P型晶體管的柵極、第七P型晶體管的柵極及門極偏置電壓相連，并通過第二電容與外部電壓相連，第三P型晶體管的源極、第四P型晶體管的源極及第五P型晶體管的漏極相連，第五P型晶體管的源極接外部電壓，第五P型晶體管的柵極接第五控制信號，第六P型晶體管的源極及漏極相連并接第四控制信號，第七P型晶體管的源極及漏極相連并接第五控制信號，第三P型晶體管的漏極、第三N型晶體管的漏極及靈敏放大器的正輸入端相連，第四P型晶體管的漏極、第四N型晶體管的漏極及靈敏放大器的負輸入端相連，靈敏放大器的使能信號端接第三控制信號，靈敏放大器的輸出端作為電路輸出端。...

【技術特征摘要】
1.一種帶抑制耦合功能的靈敏放大器電路，其特征在于，包括：第一P型晶體管、第二P型晶體管、第三P型晶體管、第四P型晶體管、第五P型晶體管、第六P型晶體管、第七P型晶體管、第一N型晶體管、第二N型晶體管、第三N型晶體管、第四N型晶體管、第五N型晶體管、第一電容、第二電容及靈敏放大器；第一P型晶體管的柵極與第二P型晶體管的柵極相連并接第四控制信號，第一P型晶體管的源極與第二P型晶體管的源極相連接在外部電壓，第一P型晶體管的漏極與第一N型晶體管的漏極相連，第二P型晶體管的漏極與第二N型晶體管的漏極相連，第一N型晶體管的柵極、第二N型晶體管的柵極、第三N型晶體管的柵極、第四N型晶體管的柵極、第五N型晶體管的柵極及門極控制電壓相連，并通過第一電容接地，第一N型晶體管的源極及第三N型晶體管的源極相連接BL，第二N型晶體管的源極及第四N型晶體管的源極相連通過一個電流源后接地，第五N型晶體管的源極及漏極相連并接第六控制信號，第三P型晶體管的柵極、第四P型晶體管的柵極、第六P型晶體管的柵極、第七P型晶體管的柵極及門極偏置電壓相連，并通過第二電容與外部...

【專利技術屬性】
技術研發人員：馮國友，
申請(專利權)人：上海華虹宏力半導體制造有限公司，
類型：發明
國別省市：上海,31