一種半導(dǎo)體襯底、三維封裝芯片及其硅通孔的封裝方法技術(shù)

本發(fā)明專(zhuān)利技術(shù)公開(kāi)了一種半導(dǎo)體襯底、三維封裝芯片及其硅通孔的封裝方法。所述半導(dǎo)體襯底具有貫穿所述半導(dǎo)體襯底的硅通孔；所述硅通孔的內(nèi)表面的周向沉積有厚度小于2μm的導(dǎo)電材料，所述硅通孔中導(dǎo)電材料的體積分?jǐn)?shù)為5vol.％～95vol.％，所述硅通孔的中心留有貫穿所述硅通孔的縫隙。本發(fā)明專(zhuān)利技術(shù)通過(guò)僅在硅通孔的內(nèi)表面的周向沉積導(dǎo)電材料，使得半導(dǎo)體襯底上硅通孔的中心仍然留有一定的空隙，從而制得的三維封裝芯片在遇到冷熱環(huán)境時(shí)不易變形，從而提高了成品率，延長(zhǎng)了三維封裝芯片的壽命。

A semiconductor substrate, a three-dimensional packaging chip and a method for encapsulating the silicon vias thereof

The invention discloses a semiconductor substrate, a three-dimensional packaging chip and a method for encapsulating a silicon through hole thereof. The semiconductor substrate with the semiconductor substrate through silicon vias; the silicon through hole of the inner surface of the circumferential deposition of a conductive material thickness is less than 2 m, the volume fraction of the silicon through holes in the conductive material is 5vol.% ~ 95vol.%, the silicon through hole center through a gap the silicon through holes. The present invention through silicon vias only in the inner surface of the circumferential conductive material is deposited on the semiconductor substrate, the through hole of the silicon center still have a certain gap, so as to obtain the 3D chip package is not easy to deform in cold environment, so as to improve the rate of finished products, prolong the life of the chip package dimension three.

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種半導(dǎo)體襯底、三維封裝芯片及其硅通孔的封裝方法
本專(zhuān)利技術(shù)屬于半導(dǎo)體制造
，更具體地，涉及一種半導(dǎo)體襯底、三維封裝芯片及其硅通孔的封裝方法。
技術(shù)介紹
硅通孔技術(shù)(Through-Silicon-Via,TSV)是通過(guò)在芯片與芯片之間，晶圓與晶圓之間制作垂直導(dǎo)通、實(shí)現(xiàn)芯片之間互連的主要方法，在建立3D封裝以及3D集成電路中起到了重要作用。現(xiàn)有技術(shù)的硅通孔技術(shù)(MicroelectronicEngineering，Volume150,25January2016,Pages39–42)如圖1所示：包括在襯底上打孔，制作絕緣層、阻擋層、種子層、然后在TSV孔內(nèi)利用電鍍方法生成導(dǎo)電材料，并將TSV孔全部填滿(mǎn)，然后利用光刻制作掩膜層，濺射制作表面電路層及焊盤(pán)，最后剝離后進(jìn)行芯片封裝，封裝后的芯片如圖2所示。該方法具有以下缺點(diǎn)：1、由于電鍍填充TSV的同時(shí)，TSV周邊的襯底表面也在生長(zhǎng)導(dǎo)電材料；在填充完畢之后，TSV孔及其周邊會(huì)生長(zhǎng)一層較厚的導(dǎo)電材料，后續(xù)需要進(jìn)行長(zhǎng)時(shí)間CMP拋光去除，使得制造工藝耗時(shí)長(zhǎng)，成本高。2、由于TSV孔充滿(mǎn)導(dǎo)電材料，而導(dǎo)電材料與襯底的熱膨脹系數(shù)(CTE)不一致，使得襯底在熱循環(huán)和熱沖擊條件下，容易在TSV處產(chǎn)生裂紋，導(dǎo)致芯片失效。
技術(shù)實(shí)現(xiàn)思路
針對(duì)現(xiàn)有技術(shù)的以上缺陷或改進(jìn)需求，本專(zhuān)利技術(shù)提供了一種半導(dǎo)體襯底、三維封裝芯片及其硅通孔的封裝方法，其目的在于僅將導(dǎo)電材料沉積于硅通孔孔的周向，從而簡(jiǎn)化制造工藝，提高三維封裝芯片的成品率以及使用壽命。為實(shí)現(xiàn)上述目的，按照本專(zhuān)利技術(shù)的一個(gè)方面，提供了一種半導(dǎo)體襯底，所述半導(dǎo)體襯底具有貫穿所述半導(dǎo)體襯底的硅通孔；所述硅通孔的內(nèi)表面的周向沉積有厚度小于2μm的導(dǎo)電材料，所述硅通孔中導(dǎo)電材料的體積分?jǐn)?shù)為5vol.％～95vol.％，所述硅通孔的中心留有貫穿所述硅通孔的縫隙，以避免半導(dǎo)體襯底在冷熱環(huán)境中由于導(dǎo)電材料與半導(dǎo)體襯底的熱膨脹系數(shù)不一致而變形破裂。優(yōu)選地，所述導(dǎo)電材料為銅、鋁、鉑或金。優(yōu)選地，所述硅通孔內(nèi)導(dǎo)電材料的體積分?jǐn)?shù)為15vol.％～85vol.％。作為進(jìn)一步優(yōu)選地，所述硅通孔內(nèi)導(dǎo)電材料的體積分?jǐn)?shù)為45vol.％～65vol.％，以保證半導(dǎo)體襯底同時(shí)具有較好的導(dǎo)電性以及抗溫性能。按照本專(zhuān)利技術(shù)的另一個(gè)方面，還提供了一種包括上述半導(dǎo)體襯底的三維封裝芯片。優(yōu)選地，所述三維封裝芯片還包括MEMS芯片以及IC芯片，所述MEMS芯片以及IC芯片通過(guò)所述硅通孔內(nèi)的導(dǎo)電材料連接。按照本專(zhuān)利技術(shù)的另一個(gè)方面，還提供了一種硅通孔的封裝方法，將導(dǎo)電材料沉積于半導(dǎo)體襯底的硅通孔的內(nèi)表面的周向，使得所述硅通孔的內(nèi)表面的導(dǎo)電材料的厚度大于2μm，體積分?jǐn)?shù)為5vol.％～95vol.％，且硅通孔中仍留有貫穿所述硅通孔的縫隙；所述沉積的方法為電鍍法、濺射法或者蒸發(fā)法。優(yōu)選地，所述硅通孔內(nèi)導(dǎo)電材料的體積分?jǐn)?shù)為15vol.％～85vol.％。作為進(jìn)一步優(yōu)選地，所述硅通孔內(nèi)導(dǎo)電材料的體積分?jǐn)?shù)為45vol.％～65vol.％。優(yōu)選地，所述導(dǎo)電材料為銅、鋁、鉑或金。優(yōu)選地，所述導(dǎo)電材料的厚度大于5μm，所述填充方法還包括，打磨半導(dǎo)體襯底表面的硅通孔所在部位，使得所述硅通孔所在部位的表面平坦。本專(zhuān)利技術(shù)與現(xiàn)有技術(shù)相比，具有以下有益效果：1、由于半導(dǎo)體襯底上硅通孔的中心仍然留有一定的空隙，從而制得的三維封裝芯片在遇到冷熱環(huán)境時(shí)不易變形，從而提高了成品率，延長(zhǎng)了三維封裝芯片的壽命；經(jīng)驗(yàn)證，在-45攝氏度～125攝氏度溫度條件下，經(jīng)過(guò)了1000次循環(huán)仍然能保持較好的性能。2、由于僅將導(dǎo)電材料沉積于硅通孔的外周，沉積后硅通孔的中部與外部仍保持平坦，減少甚至避免了對(duì)半導(dǎo)體襯底表面的打磨過(guò)程，從而簡(jiǎn)化了制造工藝。附圖說(shuō)明圖1為基于現(xiàn)有技術(shù)的硅通孔技術(shù)的芯片制作流程示意圖，工藝流程包括：打孔，絕緣層、阻擋層、種子層制作，電鍍TSV，雙面拋光，光刻制作掩膜層，濺射制作表面電路層及焊盤(pán)，剝離；圖2為利用現(xiàn)有技術(shù)的硅通孔技術(shù)進(jìn)行芯片3D集成的示意圖；圖中，1為完全填充的TSV，2為溫濕傳感器芯片，3為BCB膠或其他粘接劑，4為壓力傳感器芯片，5為溫濕傳感器的ASIC芯片，6為壓力傳感器的ASIC芯片；圖3為本專(zhuān)利技術(shù)實(shí)施例1的工藝流程示意圖；工藝流程包括打孔，制作絕緣層及光刻、濺射制作阻擋層、電路層，剝離；圖4為本專(zhuān)利技術(shù)實(shí)施例1的芯片上焊盤(pán)的TSV陣列示意圖；圖5為本專(zhuān)利技術(shù)實(shí)施例2的工藝示意圖，其中a為電鍍前TSV截面，b為完全填充的TSV截面，c為填充外周的TSV截面；圖6為本專(zhuān)利技術(shù)實(shí)施例10的示意圖；在所有附圖中，相同的附圖標(biāo)記用來(lái)表示相同的組件或結(jié)構(gòu)，其中：1-孔，2-溫濕傳感器芯片，3-粘接劑，4-壓力傳感器芯片，5-溫濕傳感器的ASIC芯片，6-壓力傳感器的ASIC芯片。具體實(shí)施方式為了使本專(zhuān)利技術(shù)的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本專(zhuān)利技術(shù)進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本專(zhuān)利技術(shù)，并不用于限定本專(zhuān)利技術(shù)。此外，下面所描述的本專(zhuān)利技術(shù)各個(gè)實(shí)施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。本專(zhuān)利技術(shù)提供了一種半導(dǎo)體襯底、三維封裝芯片及其硅通孔的封裝方法；其中，所述封裝方法包括：將導(dǎo)電材料沉積于半導(dǎo)體襯底的硅通孔的內(nèi)表面的周向，而所述硅通孔中仍留有貫穿所述硅通孔的縫隙；所述沉積的方法為電鍍法、濺射法或者蒸發(fā)法，通過(guò)控制沉積時(shí)間，可控制沉積于硅通孔內(nèi)的導(dǎo)電材料的體積，所述導(dǎo)電為銅、鋁、鉑或金；硅通孔的孔徑一般為3μm～100μm，深度一般為30μm～1000μm，深寬比(即深度與孔徑之比)為1:1～15:1；而沉積于硅通孔內(nèi)的導(dǎo)電材料的體積分?jǐn)?shù)以及沉積的方法則與硅通孔的尺寸相關(guān)；導(dǎo)電材料與縫隙的體積分?jǐn)?shù)大致相當(dāng)時(shí)，半導(dǎo)體襯底的抗溫性能最優(yōu)；因此導(dǎo)電材料的體積分?jǐn)?shù)優(yōu)選為15vol.％～85vol.％，更優(yōu)選為45vol.％～65vol.％；然而所述硅通孔的內(nèi)表面的導(dǎo)電材料的厚度需要大于2μm，因此，當(dāng)硅通孔的孔徑較接近3μm時(shí)，可相對(duì)將導(dǎo)電材料填充得較滿(mǎn)，達(dá)到硅通孔的95vol.％；而當(dāng)硅通孔的孔徑較大，接近100μm，或者沉積所用的導(dǎo)電材料較為昂貴時(shí)，可相對(duì)填充較薄的導(dǎo)電材料，只需達(dá)到硅通孔的5vol.％。當(dāng)硅通孔的深度為30μm～100μm、孔徑為3μm～20μm、深度與孔徑之比為1:1～10:1，且需要較快的沉積速度時(shí)，沉積的方法優(yōu)選為濺射法，其具體參數(shù)通常設(shè)置為：濺射的真空度小于2E-7mbar，功率為1KW～3KW，保護(hù)氣體的流量為10sccm～20sccm，濺射的時(shí)間為5min～3h；當(dāng)硅通孔的深度為30μm～100μm、孔徑為3μm～20μm、深度與孔徑之比為1:1～6:1，且需要同時(shí)加工多塊半導(dǎo)體襯底時(shí)，沉積的方法優(yōu)選為電子束蒸發(fā)法，其具體參數(shù)通常設(shè)置為：蒸發(fā)速率為0.1A/s～20A/s，預(yù)蒸發(fā)功率為10％～45％，蒸發(fā)功率為10％～60％，電子束蒸發(fā)法的時(shí)間為1h～8h；為使得沉積于硅通孔內(nèi)的導(dǎo)電材料更加均勻，采用濺射法和電子束蒸發(fā)法進(jìn)行沉積時(shí)，可分別從半導(dǎo)體襯底的上表面和下表面進(jìn)行沉積，上下表面沉積的時(shí)間比為1:5～5:1；當(dāng)硅通孔的孔徑大于10μm、所需沉積的導(dǎo)電材料的厚度為3μm以上時(shí)，由于沉積和電子速蒸發(fā)形成的導(dǎo)電材料的厚度都有限，沉積的本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種半導(dǎo)體襯底，其特征在于，所述半導(dǎo)體襯底具有貫穿所述半導(dǎo)體襯底的硅通孔；所述硅通孔的內(nèi)表面的周向沉積有厚度小于2μm的導(dǎo)電材料，所述硅通孔中導(dǎo)電材料的體積分?jǐn)?shù)為5vol.％～95vol.％，所述硅通孔的中心留有貫穿所述硅通孔的縫隙。

【技術(shù)特征摘要】
1.一種半導(dǎo)體襯底，其特征在于，所述半導(dǎo)體襯底具有貫穿所述半導(dǎo)體襯底的硅通孔；所述硅通孔的內(nèi)表面的周向沉積有厚度小于2μm的導(dǎo)電材料，所述硅通孔中導(dǎo)電材料的體積分?jǐn)?shù)為5vol.％～95vol.％，所述硅通孔的中心留有貫穿所述硅通孔的縫隙。2.如權(quán)利要求1所述的半導(dǎo)體襯底，其特征在于，所述硅通孔內(nèi)導(dǎo)電材料的體積分?jǐn)?shù)為15vol.％～85vol.％。3.如權(quán)利要求2所述的半導(dǎo)體襯底，其特征在于，所述硅通孔內(nèi)導(dǎo)電材料的體積分?jǐn)?shù)為45vol.％～65vol.％。4.一種包括權(quán)利要求1-3中任意一項(xiàng)所述的半導(dǎo)體襯底的三維封裝芯片。5.如權(quán)利要求4所述的三維封裝芯片，其特征在于，還包括MEMS芯片以及IC芯片，...

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：李操，費(fèi)鵬，劉勝，
申請(qǐng)(專(zhuān)利權(quán))人：華中科技大學(xué)，
類(lèi)型：發(fā)明
國(guó)別省市：湖北,42