具有電磁干擾遮蔽的半導體裝置制造方法及圖紙

具有電磁干擾遮蔽的半導體裝置。一種用于形成一具有一電磁干擾遮蔽的半導體裝置的方法被揭示，并且其可包含耦合一半導體晶粒至一基板的一第一表面；利用一囊封材料以囊封所述半導體晶粒以及所述基板的部分；將所述經囊封的基板以及半導體晶粒設置在一黏著帶上以及在所述囊封材料上、在所述基板的側表面上、以及在所述黏著帶的相鄰所述經囊封的基板以及半導體晶粒的部分上形成一電磁干擾(EMI)遮蔽層。所述黏著帶可以從所述經囊封的基板以及半導體晶粒加以剝離，藉此在所述囊封材料上以及在所述基板的側表面上留下所述EMI遮蔽層的部分，其中所述EMI遮蔽層的其它部分是保持在所述黏著帶的部分上。接點可被形成在與所述基板的所述第一表面相對的所述基板的一第二表面上。

Semiconductor device with electromagnetic interference shielding

Semiconductor device with electromagnetic interference shielding. A method for forming a semiconductor device with a method of electromagnetic interference shielding is revealed, and it may include a semiconductor crystal coupled to a substrate with a first surface; using a encapsulation encapsulation to the semiconductor die and a portion of the substrate; the substrate and the semiconductor encapsulation of grain set in the adhesion belt and in the encapsulation material and the substrate on the side surface, and in the adjacent zone of the substrate adhesion and encapsulated part of semiconductor grains formed on the electromagnetic interference (EMI) shielding layer. The adhesive tape can be peeled from the substrate and the encapsulation of semiconductor chips to the encapsulation material and the substrate on the side surface of the left part of the EMI shielding layer, wherein the EMI shielding layer is maintained in other parts of the adhesive tape on the part of. The contact may be formed on a second surface of the substrate opposite to the first surface of the substrate.

【技術實現步驟摘要】
具有電磁干擾遮蔽的半導體裝置
本揭露內容的某些范例實施例是有關于半導體芯片封裝。更明確地說，本揭露內容的某些范例實施例是有關于一種具有一電磁干擾(EMI)遮蔽的半導體裝置。相關的申請案的交互參照本申請案是參考到2015年11月18日申請的韓國專利申請案號10-2015-0162075、主張其優先權并且主張其益處，所述韓國專利申請案的內容是藉此以其整體被納入在此作為參考。
技術介紹
當半導體封裝持續傾向小型化時，被納入到產品中的半導體裝置亦需要具有增進的功能以及縮小的尺寸。此外，為了縮減半導體裝置的尺寸，所述半導體裝置的面積與厚度是需要加以縮減的。習知及傳統的方式的進一步限制及缺點對于具有此項技術的技能者而言，通過此種系統與如同在本申請案的其余部分中參考圖式所闡述的本揭露內容的比較將會變成是明顯的。
技術實現思路
一種具有一電磁干擾(EMI)遮蔽的半導體裝置，其實質如同在圖式中的至少一圖中所示且/或相關所述圖敘述的，即如同更完整地在所述權利要求中闡述的。本揭露內容的各種優點、特點以及新穎的特征、以及各種支持實施例的所描繪的例子的細節從以下的說明及圖式將會更完整地了解。附圖說明圖1A及1B是描繪根據本揭露內容的實施例的半導體裝置的橫截面圖。圖2A至2E是依序地描繪根據本揭露內容的一實施例的一種制造一半導體裝置的方法的橫截面圖。圖3A至3D是依序地描繪根據本揭露內容的另一實施例的一種制造一半導體裝置的方法的橫截面圖。具體實施方式本揭露內容的某些特點可見于一種具有一電磁干擾(EMI)遮蔽的半導體裝置中。本揭露內容的范例特點可包括耦合一半導體晶粒至一基板的一第一表面；利用一囊封材料來囊封所述半導體晶粒以及所述基板的所述第一表面的部分；將所述經囊封的基板以及半導體晶粒設置在一黏著帶上；以及在所述囊封材料上、在所述基板的側表面上、以及在所述黏著帶的相鄰所述經囊封的基板以及半導體晶粒的部分上形成一電磁干擾(EMI)遮蔽層。所述黏著帶可以從所述經囊封的基板以及半導體晶粒加以剝離，藉此在所述囊封材料上以及在所述基板的側表面上留下所述EMI遮蔽層的部分，其中所述EMI遮蔽層的其它部分是保持在所述黏著帶的相鄰所述經囊封的基板以及半導體晶粒的部分上。接點可被形成在與所述基板的所述第一表面相對的所述基板的一第二表面上。所述接點可包括導電的凸塊或是導電的焊盤(lands)。一黏著層可被設置在所述接點以及所述基板的所述第二表面上，使得所述接點是通過所述黏著層而被囊封。所述黏著層可以在所述黏著帶的所述剝離中被移除。所述EMI遮蔽層可包括銀、銅、鋁、鎳、鈀、以及鉻中的一或多種。所述EMI遮蔽層可以耦合至所述基板的一接地電路圖案。此揭露內容是提供支持的范例實施例。本揭露內容的范疇并不限于這些范例實施例。例如是在結構、尺寸、材料的類型、以及制程上的變化的許多變化，不論是明確由所述說明書提供的、或是由所述說明書所意涵的，都可以由熟習此項技術者鑒于此揭露內容下加以實施。參照圖1A及1B，描繪根據本揭露內容的實施例的半導體裝置101及102的橫截面圖。如同在圖1A及1B中所繪，根據本揭露內容的實施例的半導體裝置101及102的每一個是包括一基板110、一半導體晶粒120、一模制部分130、以及一電磁干擾(EMI)遮蔽層140。此外，根據本揭露內容的實施例的半導體裝置101及102分別可包括導電的凸塊150及151。所述基板110可以具有一實質平面的頂表面111、一與所述頂表面111相對的實質平面的底表面112、以及四個被形成在所述頂表面111與所述底表面112之間的側表面113及114。所述基板110可包括復數個被形成在一絕緣主體115內及/或在所述絕緣主體115的一表面上的電路圖案116。所述基板110可以在所述半導體晶粒120與一外部的裝置之間提供一電性信號路徑，同時提供機械式支撐給所述半導體晶粒120。所述基板110可包括一剛性印刷電路板、一撓性印刷電路板、一陶瓷電路板、一中介體、以及類似的結構中的一種。一剛性印刷電路板可被配置成使得復數個電路圖案可被形成在其表面上及/或內部，其利用一苯酚樹脂或是一環氧樹脂作為一主要的材料。一撓性印刷電路板可被配置成使得復數個電路圖案可被形成在其表面上及/或內部，其利用一聚酰亞胺樹脂作為一主要的材料。一陶瓷電路板可被配置成使得復數個電路圖案被形成在其表面上及/或內部，其利用一陶瓷材料作為一主要的材料。一中介體可包括一硅基的中介體或是一介電材料基的中介體。此外，各種類型的基板都可以在無限制下被利用于本揭露內容中。所述半導體晶粒120可以電連接至所述基板110的電路圖案116。所述半導體晶粒120可以例如是通過微凸塊121來電連接至所述基板110的電路圖案116、或是可以通過導線(未顯示)來電連接至所述基板110的電路圖案116。所述半導體晶粒120例如可以是通過一質量回焊制程、一熱壓縮制程或是一雷射接合制程來電連接至所述基板110的電路圖案116。所述半導體晶粒120可包括在一水平的方向及/或一垂直的方向上的復數個半導體晶粒。再者，所述半導體晶粒120可包括從一半導體晶圓分開的集成電路芯片。此外，所述半導體晶粒120例如可包括像是中央處理單元(CPU)、數字信號處理器(DSP)、網絡處理器、電源管理單元、音頻處理器、RF電路、無線基頻系統單芯片(SoC)處理器、傳感器以及特殊應用集成電路的電路。所述半導體晶粒120的微凸塊121可被用來電耦合至例如是焊料球的導電球、例如是銅柱的導電柱、及/或分別具有一被形成在一銅柱上的焊料蓋的導電柱。所述模制部分130可以囊封在所述基板110上的半導體晶粒120，藉此保護所述半導體晶粒120以對抗外部的機械/電性/化學的污染或沖擊。所述模制部分130可包括一平的頂表面131、以及四個從所述頂表面131在一實質垂直的方向上延伸至所述基板110的側表面132及133。在一范例情節中，被形成在所述模制部分130上的四個側表面132及133可以是與所述基板110的四個側表面113及114共平面的。若所述模制部分130的各種成分中的一填充物在尺寸上是小于在所述半導體晶粒120與基板110之間的一間隙，則所述填充物可以填入在所述半導體晶粒120與基板110之間的空間內，其被稱為一種模制的底膠填充(underfill)。在某些情形中，一底膠填充(未顯示)可以先被填入在所述半導體晶粒120與基板110之間的間隙中。此外，所述模制部分130例如可包括一囊封材料，例如是一環氧模制化合物、或是一環氧樹脂模制化合物。所述模制部分130可以通過例如是轉移模制、壓縮模制或是注入模制來加以形成。然而，本揭露內容并未將所述模制部分130的材料、以及用于形成所述模制部分130的方法限制到在此揭露者。此外，當一相對剛性的半導體裝置被利用時，一種具有一相對高的模數的材料可被使用作為所述模制部分130的材料。當一相對撓性的半導體裝置被利用時，一種具有一相對低的模數的材料可被使用作為所述模制部分130的材料。所述電磁干擾(EMI)遮蔽層140可以覆蓋或圍繞所述基板110以及模制部分130，藉此防止EMI沖擊到所述半導體裝置。所述EMI遮蔽層140可包括一覆蓋所述模制部分130的頂表面131的第一區域141、本文檔來自技高網...

【技術保護點】
一種形成一半導體裝置的方法，所述方法包括：耦合一半導體晶粒至一基板的一第一表面；利用一囊封材料以囊封所述半導體晶粒以及所述基板的所述第一表面的部分；將所述經囊封的基板以及半導體晶粒設置在一黏著帶上；在所述囊封材料上、在所述基板的側表面上以及在所述黏著帶的相鄰所述經囊封的基板以及半導體晶粒的部分上形成一電磁干擾遮蔽層；從所述經囊封的基板以及半導體晶粒剝離所述黏著帶，藉此在所述囊封材料上以及在所述基板的側表面上留下所述電磁干擾遮蔽層的部分，其中所述電磁干擾遮蔽層的其它部分是保持在所述黏著帶的相鄰所述經囊封的基板以及半導體晶粒的部分上。

【技術特征摘要】
2015.11.18 KR 10-2015-0162075;2016.05.09 US 15/1491.一種形成一半導體裝置的方法，所述方法包括：耦合一半導體晶粒至一基板的一第一表面；利用一囊封材料以囊封所述半導體晶粒以及所述基板的所述第一表面的部分；將所述經囊封的基板以及半導體晶粒設置在一黏著帶上；在所述囊封材料上、在所述基板的側表面上以及在所述黏著帶的相鄰所述經囊封的基板以及半導體晶粒的部分上形成一電磁干擾遮蔽層；從所述經囊封的基板以及半導體晶粒剝離所述黏著帶，藉此在所述囊封材料上以及在所述基板的側表面上留下所述電磁干擾遮蔽層的部分，其中所述電磁干擾遮蔽層的其它部分是保持在所述黏著帶的相鄰所述經囊封的基板以及半導體晶粒的部分上。2.根據權利要求1所述的方法，其包括在與所述基板的所述第一表面相對的所述基板的一第二表面上形成接點。3.根據權利要求2所述的方法，其中所述接點包括導電凸塊。4.根據權利要求2所述的方法，其中所述接點包括導電的焊盤。5.根據權利要求2所述的方法，其包括在所述接點以及所述基板的所述第二表面上設置一黏著層，使得所述接點是通過所述黏著層而被囊封。6.根據權利要求5所述的方法，其中所述黏著層是在所述黏著帶的所述剝離中被移除。7.根據權利要求1所述的方法，其中所述電磁干擾遮蔽層包括以下的一或多種：銀、銅、鋁、鎳、鈀、及/或鉻。8.根據權利要求1所述的方法，其中所述電磁干擾遮蔽層是耦合至所述基板的一接地電路圖案。9.一種半導體裝置，其包括：一基板，其包括一第一表面以及一與所述第一表面相對的第二表面；一半導體晶粒，其是耦合至所述基板的所述第一表面；一囊封材料，其囊封所述半導體晶粒以及所述基板的所述第一表面的部分；以及一電磁干擾遮蔽層，其是在所述囊封材料以及所述基板的在所述第一及第二...

【專利技術屬性】
技術研發人員：鄭金碩，山坤書，金凱領，權樣義，辛基東，
申請(專利權)人：艾馬克科技公司，
類型：發明
國別省市：美國,US