立體存儲器元件及其制作方法技術

本發(fā)明專利技術提供了一種立體存儲器元件及其制造方法。該立體存儲元件包括：半導體基材、源極線、柵極線以及多個串接存儲單元。半導體基材具有一凸出部。源極線位于半導體基材之中并且延伸于凸出部的下方。柵極線包圍且覆蓋于凸出部上，并與凸出部和源極線電性隔離。多個串接存儲單元位于基材上方，并與凸出部的頂端串接。

Stereoscopic memory element and manufacturing method thereof

The present invention provides a stereoscopic memory element and a method of manufacturing the same. The stereoscopic memory element includes a semiconductor substrate, a source line, a gate line, and a plurality of series memory cells. The semiconductor substrate has a projection portion. The source line is located in the semiconductor substrate and extends below the protrusion. The gate line surrounds and covers the protrusion and is electrically isolated from the projection portion and the source line. A plurality of serially connected memory units are positioned above the base material and connected in series with the top end of the protrusion.

【技術實現步驟摘要】
立體存儲器元件及其制作方法
本專利技術是有關于一種高密度存儲器裝置及其制作方法。特別是有關于一種具有三維(three-dimensional，3D)立體存儲器陣列結構的存儲器裝置及其制作方法。
技術介紹
隨著電子科技的發(fā)展，半導體存儲器元件已被廣泛使用于電子產品，例如MP3播放器、數字相機、筆記本電腦、移動電話...等之中。目前對于存儲器元件的需求朝較小尺寸、較大存儲容量的趨勢發(fā)展。為了適應這種高元件密度的需求，目前已經發(fā)展出多種不同的結構形態(tài)三維立體存儲器元件。典型的三維立體存儲器元件包含由多個存儲單元平面層(plane)所堆疊而成的立體存儲單元陣列，以及電性串聯在存儲平面層與對應位線之間的串列選擇晶體管。而為了增加存儲器元件的密度，除了縮小存儲單元陣列中各個存儲單元的尺寸外，也須從縮小串列選擇晶體管的尺寸著手。傳統(tǒng)的三維立體存儲器元件是采用場效應晶體管(fieldeffecttransistor)來作為串列選擇晶體管。然而，一般的場效應晶體管是具有水平導向柵極(horizontallyorientedgate)的水平結構，橫向剖面積或占地面積(footprint)較大，限制了存儲單元陣列的密度。為了解決此一問題，目前已有技術采用雙極結晶體管(bipolarjunctiontransistors)與二極管來作為串列選擇晶體管。然而，由于雙極結晶體管或二極管的電流與電壓(I/V)之間的變化呈現關指數函數關系，較不易控制以進行多位操作(multi-bitoperation)。因此，有需要提供一種更先進的立體存儲器元件及其制作方法，以改善現有技術所面臨的問題。
技術實現思路
根據本說明書的一實施例，提供一種立體存儲器元件，其包括：半導體基材、源極線、柵極線以及多個串接存儲單元。半導體基材具有一凸出部。源極線位于半導體基材之中并且延伸于凸出部的下方。柵極線包圍且覆蓋于凸出部上，并與凸出部和源極線電性隔離。多個串接存儲單元位于基材上方，并與凸出部的頂端串接。根據本說明書的另一實施例，提供一種立體存儲器元件的制作方法，包括下述步驟：首先，提供一半導體基材，使其具有至少一個凸出部。再該半導體基材之中形成至少一條源極線，且使源極線延伸于凸出部的下方。之后，形成至少一條柵極線包圍且覆蓋于凸出部，并與凸出部和源極線電性隔離。后續(xù)，于基材上方形成多個串接存儲單元，使其與凸出部的頂端串接。根據本說明書的又一實施例，提供一種立體存儲器元件的制作方法，包括下述步驟：首先，提供一半導體基材，其具有一主動區(qū)和一周邊區(qū)(periphery)。再于主動區(qū)之中形成至少一條源極線。之后，進行選擇式外延成長(SelectiveEpitaxialGrowth，SEG)工藝，于源極線上形成至少一個柱狀通道結構，使柱狀通道結構的底部與源極線連接。然后，形成至少一條柵極線與源極線交叉，并圍繞于柱狀通道結構，且與柱狀通道結構和源極線電性隔離。后續(xù)，于主動區(qū)上方形成多個串接存儲單元，使其與柱狀通道結構的頂端串接。根據本說明書的再一實施例，提供一種立體存儲器元件的制作方法，包括下述步驟：首先，提供一半導體基材；并于半導體基材中形成至少一條源極線。之后，形成至少一條柵極線，與源極線交叉，并且彼此電性隔離。再于柵極線中形成至少一個貫穿孔將一部分柵極線和一部分源極線暴露于外。然后，于貫穿孔的側壁上形成一個間隙壁；進行選擇式外延成長工藝，于貫穿孔中形成一個柱狀通道結構。后續(xù)，于基材上方形成多個串接存儲單元，使其與柱狀通道結構的頂端串接。根據上述實施例，本專利技術是在提供一種立體存儲器元件及其制作方法。此一立體存儲器元件采用具有垂直通道的場效晶體管來作為立體存儲器元件的串接存儲單元的串列選擇晶體管。在本專利技術的一些實施例中，場效晶體管的垂直通道可以直接建構于凸設在半導體基材表面的凸出部中。在本專利技術的一些實施例中，可采用選擇式外延成長工藝，在半導體基材表面形成場效晶體管的垂直通道。由于，垂直通道的場效晶體管具有占地面積較小，以及電流與電壓(I/V)之間的變化呈現線性函數關系，在進行多位操作時較易于控制等技術優(yōu)勢。采用具有垂直通道的場效晶體管來作為立體存儲器元件的串接存儲單元的串列選擇晶體管，可同時解決現有橫向通道場效晶體管限縮存儲單元陣列的密度以及雙極結晶體管或二極管不易操作控制的問題。附圖說明為了對本專利技術的上述實施例及其他目的、特征和優(yōu)點能更明顯易懂，特舉數個優(yōu)選實施例，并配合所附附圖，作詳細說明如下：圖1A1為根據本專利技術的一實施例所繪示的半導體基材的結構俯視圖；圖1A2為沿著圖1A1所繪示的切線S1a1所作的結構剖面圖；圖1A3為沿著圖1A1所繪示的切線S1a2所作的結構剖面圖；圖1B1為繪示對圖1A1的結構進行離子注入工藝之后的結構俯視圖；圖1B2為沿著圖1B1所繪示的切線S1b1所作的結構剖面圖；圖1B3為沿著圖1B1所繪示的切線S1b2所作的結構剖面圖；圖1C1為繪示在圖1B1的結構上形成圖案化第一介電層、犧牲層和第二介電層之后的結構俯視圖；圖1C2為沿著圖1C1所繪示的切線S1c1所作的結構剖面圖；圖1C3為沿著圖1C1所繪示的切線S1c2所作的結構剖面圖；圖1D1為繪示在圖1C1的結構上形成間隙壁之后的結構俯視圖；圖1D2為沿著圖1D1所繪示的切線S1d1所作的結構剖面圖；圖1D3為沿著圖1D1所繪示的切線S1d2所作的結構剖面圖；圖1E1為繪示在圖1D1的結構上進行選擇式外延成長工藝之后的結構俯視圖；圖1E2為沿著圖1E1所繪示的切線S1e1所作的結構剖面圖；圖1E3為沿著圖1E1所繪示的切線S1e2所作的結構剖面圖；圖1F1為繪示在圖1E1的結構上形成多個平面式金屬-氧化物-半導體場效晶體管元件之后的結構俯視圖；圖1F2為沿著圖1F1所繪示的切線S1f1所作的結構剖面圖；圖1F3為沿著圖1F1所繪示的切線S1f2所作的結構剖面圖；圖1G1為繪示對圖1F1中的第一介電層、犧牲層和第二介電層進行在一次圖案化工藝之后的結構俯視圖；圖1G2為沿著圖1G1所繪示的切線S1g1所作的結構剖面圖；圖1G3為沿著圖1G1所繪示的切線S1g2所作的結構剖面圖；第1G4圖為沿著圖1G1所繪示的切線S1g3所作的結構剖面圖；圖1H1為繪示移除圖1G1中的犧牲層后的結構俯視圖；圖1H2為沿著圖1H1所繪示的切線S1h1所作的結構剖面圖；圖1H3為沿著圖1H1所繪示的切線S1h2所作的結構剖面圖；圖1H4為沿著圖1H1所繪示的切線S1h3所作的結構剖面圖；圖1I1為繪示在圖1H1的結構中形成多條柵極線之后的結構俯視圖；圖1I2為沿著圖1I1所繪示的切線S1i1所作的結構剖面圖；圖1I3為沿著圖1I1所繪示的切線S1i2所作的結構剖面圖；圖1I4為沿著圖1I1所繪示的切線S1i3所作的結構剖面圖；第1J1圖為繪示在圖1I1的結構中形成間隙壁之后的結構俯視圖；第1J2圖為沿著第1J1圖所繪示的切線S1j1所作的結構剖面圖；圖1J3為沿著第1J1圖所繪示的切線S1j2所作的結構剖面圖；圖1J4為沿著第1J1圖所繪示的切線S1j3所作的結構剖面圖；圖1K1為繪示在第1J1圖的結構中形成串列選擇晶體管之后的結構俯視圖；圖1K2為沿著圖1K1所繪示的切線S1k1所作的結構剖面圖；圖1K本文檔來自技高網...

【技術保護點】
一種立體存儲器元件，其特征在于，包括：一半導體基材，具有一第一凸出部；一第一源極線，位于該半導體基材之中并且部分地延伸于該第一凸出部的下方；一第一柵極線，包圍且覆蓋于該第一凸出部上，并與該第一凸出部和該第一源極線電性隔離；以及多個串接存儲單元，位于該基材上方，并與該第一凸出部的一頂端串接。

【技術特征摘要】
1.一種立體存儲器元件，其特征在于，包括：一半導體基材，具有一第一凸出部；一第一源極線，位于該半導體基材之中并且部分地延伸于該第一凸出部的下方；一第一柵極線，包圍且覆蓋于該第一凸出部上，并與該第一凸出部和該第一源極線電性隔離；以及多個串接存儲單元，位于該基材上方，并與該第一凸出部的一頂端串接。2.根據權利要求1所述的立體存儲器元件，其中該半導體基材具有一第一側蝕開口(undercut)位于該第一凸出部下方的一側，以及一第二側蝕開口位于該第一凸出部下方的相反一側，分別用以容納一部分該第一源極線。3.根據權利要求2所述的立體存儲器元件，其中該第一源極線包括：一第一源極區(qū)，部分延伸于該第一側蝕開口之中；一第二源極區(qū)，部分延伸于該第二側蝕開口之中；以及一第一擴散區(qū)，位于該第一凸出部下方，且連接該第一源極區(qū)和第二源極區(qū)。4.根據權利要求1所述的立體存儲器元件，其特征在于，還包括：一第二凸出部，位于該半導體基材上，并鄰接該第一凸出部；多個串接存儲單元，位于該基材上方，并與該第二凸出部的一頂端串接；以及一第二源極線，與該第一源極線平行，且部分地延伸于該第二凸出部的下方；其中，該第一柵極線包圍且覆蓋于該第二凸出部上，并與該第二凸出部和該第二源極線電性隔離。5.根據權利要求4所述的立體存儲器元件，其特征在于，還包括：一第三凸出部，位于該半導體基材上，并鄰接該第一凸出部；多個串接存儲單元，位于該基材上方，并與該第三凸出部的一頂端串接；以及一第二柵極線，與該第一柵極線平行，包圍且覆蓋于該第三凸出部上，并與該第三凸出部和該第一源極線電性隔離；其中該第一源極層部分地延伸于該第三凸出部的下方。6.一種立體存儲器元件的制作方法，其特征在于，包括：提供一半導體基材，使其具有至少一凸出部；于該半導體基材之中形成至少一源極線，且使該源極線部分地延伸于該凸出部的下方；形成至少一柵極線，包圍且覆蓋于該凸出部，并與該柵極線和該源極線電性隔離；以及于該基材上方形成多個串接存儲單元，使其與該凸出部的一頂端串接。7.根據權利要求6所述的立體存儲器元件的制作方法，其中提供該半導體基材的步驟包括：于該半導體基材中形成多個淺溝隔離結構(ShallowTrenchIsolation，STI)；將每一該些淺溝隔離結構部分移除，藉以于該半導體材上形成多個脊狀部，平行于剩余的該些淺溝隔離結構；以及以剩余的該些淺溝隔離結構為刻蝕停止層，移除一部分該些脊狀部，以形成該至少一凸出部。8.根據權利要求6所述的立體存儲器元件的制作方法，其中形成該源極線的方法包括：刻蝕該半導體基材，藉以于該凸出部下方形成至少一側蝕開口；以及進行一選擇式外延成長工藝，于該半導體基材上形成一多晶硅層，并且部分地延伸進入該側蝕開口中。9.根據權利要求8所述的立體存儲器元件的制作方法，其特征在于，形成該柵極線之前還...

【專利技術屬性】
技術研發(fā)人員：賴二琨，蔣光浩，李岱螢，
申請(專利權)人：旺宏電子股份有限公司，
類型：發(fā)明
國別省市：中國臺灣,71