高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元制造技術(shù)

本發(fā)明專利技術(shù)公開了一種高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元，涉及數(shù)據(jù)采集裝置技術(shù)領(lǐng)域。所述模塊包括光纖匯聚板、FPGA時鐘模塊、處理器和網(wǎng)口模塊。所述FPGA時鐘模塊與所述處理器雙向連接，用于對采集的阻性電流量進行解碼處理，解碼后阻性電流量的時標(biāo)通過內(nèi)部串行通信接口被處理器讀??；處理器通過本地通信接口模塊與上位機進行雙向連接，用于對阻性電流量的時標(biāo)信息進行處理后通過本地通信接口模塊上傳至上位機進行處理。所述合并單元體積小，集成度高，同時采用光脈沖觸發(fā)保證了每個遠端采集板的數(shù)據(jù)的同步回傳，成功解決了模塊間數(shù)據(jù)回傳的時延問題，同步性高。

Local merging unit of high potential resistive current optical fiber data link

The invention discloses a local merging unit of a high potential resistive current optical fiber data link, which relates to the technical field of data acquisition devices. The module comprises an optical fiber convergence board, an FPGA clock module, a processor and a network port module. Bidirectional connecting the FPGA clock module and the processor for the decoding process of resistive current acquisition, after decoding the resistive current amount of time through the internal serial communication interface is the processor reads; the processor through local communication interface module and host machine connected to two, for the amount of resistive current the subject of information processing through local communication interface module uploaded to the host computer for processing. The merging unit has the advantages of small volume and high integration degree, and simultaneously uses the optical pulse triggering to ensure the synchronous return of data of each remote acquisition board, and successfully solves the time delay problem of data return between modules, and has high synchronization.

【技術(shù)實現(xiàn)步驟摘要】
高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元
本專利技術(shù)涉及數(shù)據(jù)采集裝置
，尤其涉及一種高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元。
技術(shù)介紹
當(dāng)輸電線路導(dǎo)線周圍場強超過空氣的擊穿場強時，臨近導(dǎo)線附近的空氣電離產(chǎn)生電暈放電，電暈放電產(chǎn)生的離子在交變電壓作用下往返運動，同時還會產(chǎn)生光和無線電干擾，這些效應(yīng)統(tǒng)稱為電暈效應(yīng)。電暈效應(yīng)主要取決于電暈起始電壓，它對于特高壓交流輸電線路導(dǎo)線選型及線路運行的安全經(jīng)濟性評估具有重要意義，通常采用測量導(dǎo)線阻性電流的方法判定導(dǎo)線電暈起始電壓。目前普遍采用光纖數(shù)字化方法采集阻性電流，在電流測量時需采用光供電電子式電流互感器OPCT16、JDSU模塊進行電-光-電轉(zhuǎn)化后，送入采集卡進行采集，由于OPCT16體積較大、制作工藝復(fù)雜，且在電流測量過程中，需要進行兩次采集(在OPCT16端采集一次，采集卡端采集一次)引入更大的誤差，使整套測量系統(tǒng)比較冗余。
技術(shù)實現(xiàn)思路
本專利技術(shù)所要解決的技術(shù)問題是提供一種高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元，所述合并單元體積小，集成度高，同時采用光脈沖觸發(fā)保證了每個遠端采集板的數(shù)據(jù)的同步回傳，成功解決了模塊間數(shù)據(jù)回傳的時延問題，同步性高。為解決上述技術(shù)問題，本專利技術(shù)所采取的技術(shù)方案是：一種高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元，其特征在于:包括若干個遠端采集板、光纖匯聚板、FPGA時鐘模塊、處理器和網(wǎng)口模塊，若干個遠端采集板通過光纖匯聚板與所述FPGA時鐘模塊進行雙向數(shù)據(jù)交互，所述遠端采集板用于采集輸電導(dǎo)線的阻性電流，光纖匯集板用于匯聚遠端采集板的阻性電流數(shù)據(jù)；所述FPGA時鐘模塊與所述處理器雙向連接，F(xiàn)PGA時鐘模塊用于輸出同步采樣脈沖并檢測接收同步數(shù)據(jù)回傳脈沖，同步采樣脈沖控制遠端采集板同步采集導(dǎo)線的阻性電流，檢測接收到同步數(shù)據(jù)回傳脈沖后將數(shù)據(jù)發(fā)送給處理器進行處理；處理器通過網(wǎng)口模塊與上位機進行雙向連接，處理器用于對接收到的數(shù)據(jù)進行處理后，以報文的形式通過網(wǎng)口模塊發(fā)送至上位機進行處理。進一步的技術(shù)方案在于：所述遠端采集板為1-36個。進一步的技術(shù)方案在于：所述微處理器使用P1010-RDB。進一步的技術(shù)方案在于：所述合并單元還包括串行通信與調(diào)試接口，所述串行通信與調(diào)試接口與處理器雙向連接，用于所述合并單元中相關(guān)硬件程序的燒寫與調(diào)試。進一步的技術(shù)方案在于：所述合并單元還包括故常管理模塊，所述故障管理模塊與所述處理器雙向連接，用于所述合并單元中相關(guān)硬件功能的故障報警與管理。進一步的技術(shù)方案在于：所述合并單元還包括參數(shù)存儲模塊，所述參數(shù)存儲模塊與處理器雙向連接，用于存儲所述合并單位中相關(guān)硬件的初始化參數(shù)。采用上述技術(shù)方案所產(chǎn)生的有益效果在于：FPGA時鐘模塊結(jié)合阻性電流信號的特點，同步采集阻性電流量，阻性電流量解碼后的時標(biāo)通過串行通信口被處理器讀取。同時，F(xiàn)PGA可以判斷1PPS信號的有效性，并剔除在光纖插拔過程或者其它干擾情況下產(chǎn)生的虛假信號，從而保證了對電暈特性參量采集的準(zhǔn)確性。且所述合并單元體積小，集成度高，同時采用光脈沖觸發(fā)保證了每個遠端采集板的數(shù)據(jù)的同步回傳，成功解決了模塊間數(shù)據(jù)回傳的時延問題，同步性高。附圖說明下面結(jié)合附圖和具體實施方式對本專利技術(shù)作進一步詳細的說明。圖1是本專利技術(shù)實施例所述合并單元的原理框圖；圖2是本專利技術(shù)實施例所述合并單元的數(shù)據(jù)采集流程圖。具體實施方式下面結(jié)合本專利技術(shù)實施例中的附圖，對本專利技術(shù)實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術(shù)的一部分實施例，而不是全部的實施例?；诒緦＠夹g(shù)中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本專利技術(shù)保護的范圍。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本專利技術(shù)，但是本專利技術(shù)還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本專利技術(shù)內(nèi)涵的情況下做類似推廣，因此本專利技術(shù)不受下面公開的具體實施例的限制。如圖1所示，本專利技術(shù)公開了一種高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元，包括若干個遠端采集板、光纖匯聚板、FPGA時鐘模塊、處理器和網(wǎng)口模塊，若干個遠端采集板通過光纖匯聚板與所述FPGA時鐘模塊進行雙向數(shù)據(jù)交互，所述遠端采集板用于采集輸電導(dǎo)線的阻性電流，光纖匯集板用于匯聚遠端采集板的阻性電流數(shù)據(jù)；所述FPGA時鐘模塊與所述處理器雙向連接，F(xiàn)PGA時鐘模塊用于輸出同步采樣脈沖并檢測接收同步數(shù)據(jù)回傳脈沖，同步采樣脈沖控制遠端采集板同步采集導(dǎo)線的阻性電流，檢測接收到同步數(shù)據(jù)回傳脈沖后將數(shù)據(jù)發(fā)送給處理器進行處理；處理器通過網(wǎng)口模塊與上位機進行雙向連接，處理器用于對接收到的數(shù)據(jù)進行處理后，以報文的形式通過網(wǎng)口模塊發(fā)送至上位機進行處理。此外，所述合并單元還可以包括串行通信與調(diào)試接口，所述串行通信與調(diào)試接口與處理器雙向連接，用于所述合并單元中相關(guān)硬件程序的燒寫與調(diào)試。所述合并單元還可以包括故常管理模塊，所述故障管理模塊與所述處理器雙向連接，用于所述合并單元中相關(guān)硬件功能的故障報警與管理。所述合并單元還可以包括參數(shù)存儲模塊，所述參數(shù)存儲模塊與處理器雙向連接，用于存儲所述合并單位中相關(guān)硬件的初始化參數(shù)。所述合并單元執(zhí)行同步采樣脈沖的控制與發(fā)送，以實現(xiàn)所有遠端采集板的同步采集，可接收最多36路光纖數(shù)據(jù)，進行數(shù)據(jù)匯聚并通過UDP網(wǎng)絡(luò)協(xié)議按照規(guī)定的報文格式發(fā)送給本地PC，為高電位阻性電流測量奠定了基礎(chǔ)，當(dāng)N＝1時，本地合并單元僅接收阻性電流1路光纖數(shù)據(jù)。處理器采用主頻800MHz的速度增強型集成主處理器P1010-RDB，該處理器基于第四代powerpcQorIQ可信架構(gòu)平臺，具有先進的端到端代碼簽名和入侵防御功能，有助于防止軟件入侵和軟件克隆，P1010處理器還集成多個FlexCAN控制器，可配置各種工廠自動化系統(tǒng)的工業(yè)協(xié)議。同時P1010通信處理器采用45納米低功耗技術(shù)，功耗低至1.1W，具有強大的集成能力并配有豐富的接口，具有32KBL1指令緩存和32KBL1數(shù)據(jù)緩存、3個1000Mbps增強型以太網(wǎng)控制器、2個SGMII接口、2個SATA接口、32位DDR3SDRAM內(nèi)存控制器帶有ECC支持、四通道DMA控制器，保證了系統(tǒng)對阻性電流參量信號的有效運算處理。圖2是本專利技術(shù)實施例所述合并單元的數(shù)據(jù)采集流程圖。FPGA時鐘模塊結(jié)合阻性電流信號的特點，同步采集阻性電流量，阻性電流量解碼后的時標(biāo)通過串行通信口被處理器讀取。同時，F(xiàn)PGA可以判斷1PPS信號的有效性，并剔除在光纖插拔過程或者其它干擾情況下產(chǎn)生的虛假信號，從而保證了對電暈特性參量采集的準(zhǔn)確性。且所述合并單元體積小，集成度高，同時采用光脈沖觸發(fā)保證了每個遠端采集板的數(shù)據(jù)的同步回傳，成功解決了模塊間數(shù)據(jù)回傳的時延問題，同步性高。本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元，其特征在于:包括若干個遠端采集板、光纖匯聚板、FPGA時鐘模塊、處理器和網(wǎng)口模塊，若干個遠端采集板通過光纖匯聚板與所述FPGA時鐘模塊進行雙向數(shù)據(jù)交互，所述遠端采集板用于采集輸電導(dǎo)線的阻性電流，光纖匯集板用于匯聚遠端采集板的阻性電流數(shù)據(jù)；所述FPGA時鐘模塊與所述處理器雙向連接，F(xiàn)PGA時鐘模塊用于輸出同步采樣脈沖并檢測接收同步數(shù)據(jù)回傳脈沖，同步采樣脈沖控制遠端采集板同步采集導(dǎo)線的阻性電流，檢測接收到同步數(shù)據(jù)回傳脈沖后將數(shù)據(jù)發(fā)送給處理器進行處理；處理器通過網(wǎng)口模塊與上位機進行雙向連接，處理器用于對接收到的數(shù)據(jù)進行處理后，以報文的形式通過網(wǎng)口模塊發(fā)送至上位機進行處理。

【技術(shù)特征摘要】
1.一種高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元，其特征在于:包括若干個遠端采集板、光纖匯聚板、FPGA時鐘模塊、處理器和網(wǎng)口模塊，若干個遠端采集板通過光纖匯聚板與所述FPGA時鐘模塊進行雙向數(shù)據(jù)交互，所述遠端采集板用于采集輸電導(dǎo)線的阻性電流，光纖匯集板用于匯聚遠端采集板的阻性電流數(shù)據(jù)；所述FPGA時鐘模塊與所述處理器雙向連接，F(xiàn)PGA時鐘模塊用于輸出同步采樣脈沖并檢測接收同步數(shù)據(jù)回傳脈沖，同步采樣脈沖控制遠端采集板同步采集導(dǎo)線的阻性電流，檢測接收到同步數(shù)據(jù)回傳脈沖后將數(shù)據(jù)發(fā)送給處理器進行處理；處理器通過網(wǎng)口模塊與上位機進行雙向連接，處理器用于對接收到的數(shù)據(jù)進行處理后，以報文的形式通過網(wǎng)口模塊發(fā)送至上位機進行處理。2.如權(quán)利要求1所述的高電位阻性電流光纖數(shù)據(jù)鏈路的本地合并單元，其特征在于:所述遠端采...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：楊照光，溫定筠，張廣東，胡春江，高立超，江峰，
申請(專利權(quán))人：國網(wǎng)甘肅省電力公司電力科學(xué)研究院，國網(wǎng)甘肅省電力公司，國家電網(wǎng)公司，
類型：發(fā)明
國別省市：甘肅,62