基于CMOS GOA的測(cè)試電路制造技術(shù)

提供了一種基于CMOS?GOA的測(cè)試電路，包括：第一PMOS晶體管；第二PMOS晶體管；第一NMOS晶體管；第二NMOS晶體管；反相器，其中，第一PMOS晶體管的柵極與CMOS?GOA的第一級(jí)傳信號(hào)端連接，第二PMOS晶體管的柵極與CMOS?GOA的第n級(jí)傳信號(hào)端連接，第一PMOS晶體管的第一端與高電平連接，第一PMOS晶體管的第二端與第二PMOS晶體管的第一端連接，第二PMOS晶體管的第二端與反相器的輸入端連接，其中，n為級(jí)傳信號(hào)的總數(shù)量，其中，第一NMOS晶體管的柵極與CMOS?GOA的第一級(jí)傳信號(hào)端連接，第二NMOS晶體管的柵極與CMOS?GOA的第n級(jí)傳信號(hào)端連接，第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端連接，第一NMOS晶體管的第二端和第二NMOS晶體管的第二端與低電平連接。

Test circuit based on CMOS GOA

Provides a test circuit based on GOA CMOS comprises a first PMOS transistor; second PMOS transistors; first NMOS transistor; second NMOS transistor; inverter, which the first level signal gate and CMOS GOA of the first PMOS transistor is connected, the second PMOS transistor gate and CMOS GOA n the signal level is connected with the first end of the first PMOS transistor is connected to the high level, the end of the second end of the first PMOS transistor and second PMOS transistors connected, the second end of the second PMOS transistor and the inverter is connected to the input end, among them, n is the total number of transmitted signal level, among them, the first level signal and gate CMOS GOA of the first NMOS transistor is connected with the CMOS gate, GOA second NMOS of the transistor level n signal is connected with the first NMOS transistor is one of the first and second NMOS transistors The first terminal is connected to the input terminal of the inverter, and the second terminal of the first NMOS transistor and the second terminal of the second NMOS transistor are connected with the lower level.

【技術(shù)實(shí)現(xiàn)步驟摘要】
基于CMOSGOA的測(cè)試電路
本專利技術(shù)涉及GOA電路設(shè)計(jì)領(lǐng)域，具體地說，涉及基于CMOSGOA的輸出測(cè)試電路設(shè)計(jì)。
技術(shù)介紹
近年來，隨著薄型化的顯示趨勢(shì)，液晶顯示器(LCD)、有機(jī)發(fā)光二極管(OLED)顯示器等已廣泛應(yīng)用于各種電子產(chǎn)品(例如，手機(jī)、筆記本計(jì)算機(jī)、電視機(jī)等)中。陣列基板柵極驅(qū)動(dòng)(GateDriverOnArray，GOA)技術(shù)是利用現(xiàn)有薄膜晶體管液晶顯示器陣列制程將柵極驅(qū)動(dòng)電路直接制作在陣列基板上以實(shí)現(xiàn)對(duì)柵極逐行掃描的驅(qū)動(dòng)方式的一項(xiàng)技術(shù)。該技術(shù)的應(yīng)用可直接將柵極驅(qū)動(dòng)電路制作在面板周圍，從而減少了制作程序，降低了產(chǎn)品成本，并且提高面板集成度，使得面板更薄型化。在目前的GOA電路設(shè)計(jì)中，為了檢測(cè)GOA工作情況，通常使用測(cè)試電路來監(jiān)控GOA電路的第一級(jí)級(jí)傳信號(hào)和最后一級(jí)級(jí)傳信號(hào)。圖1示出常見的LCD的陣列基板架構(gòu)。通常，通過測(cè)試電路設(shè)計(jì)和走線在陣列測(cè)試(ArrayTest)、液晶核測(cè)試(CellTest)和柔性電路板(FPC)等設(shè)計(jì)階段監(jiān)控GOA電路的第一級(jí)級(jí)傳信號(hào)和最后一級(jí)級(jí)傳信號(hào)。根據(jù)監(jiān)控的GOA電路的第一級(jí)級(jí)傳信號(hào)和最后一級(jí)級(jí)傳信號(hào)，推算GOA的工作情況，從而更好地進(jìn)行對(duì)產(chǎn)品的良率把控和問題解析等。圖2示出傳統(tǒng)的CMOSGOA電路的在面板中的級(jí)聯(lián)電路圖。參照?qǐng)D2，STV表示起始觸發(fā)信號(hào)，U2D表示從上向下掃描控制信號(hào)(即，正向掃描控制信號(hào))，D2U表示從下向上掃描控制信號(hào)(即，反向掃描控制信號(hào))、Reset表示重置信號(hào)、CK1和CK3表示時(shí)鐘信號(hào)，VGH表示高電平信號(hào)、VGL表示低電平信號(hào)。根據(jù)圖2的級(jí)聯(lián)電路，當(dāng)CMOSGOA正向掃描時(shí)，可輸出最后一級(jí)(即，第2n-1級(jí))級(jí)傳信號(hào)作為測(cè)試輸出信號(hào)(VT)。然而，當(dāng)CMOSGOA反向掃描時(shí)，無法輸出最后一級(jí)(即，第1級(jí))級(jí)傳信號(hào)作為測(cè)試輸出信號(hào)(VT)。因此，這樣的測(cè)試電路存在當(dāng)CMOSGOA反向掃描時(shí)無法測(cè)試出最后一級(jí)級(jí)傳信號(hào)的缺陷。因此，需要一種能夠有效地監(jiān)控CMOSGOA的第一級(jí)級(jí)傳信號(hào)和最后一級(jí)級(jí)傳信號(hào)兩者的測(cè)試電路。
技術(shù)實(shí)現(xiàn)思路
提供本專利技術(shù)主要在于至少解決上述問題及缺陷，并至少提供下述優(yōu)點(diǎn)。根據(jù)本專利技術(shù)的一方面，提供了一種基于CMOSGOA的測(cè)試電路，包括：第一PMOS晶體管；第二PMOS晶體管；第一NMOS晶體管；第二NMOS晶體管；反相器，其中，第一PMOS晶體管的柵極與CMOSGOA的第一級(jí)傳信號(hào)端連接，第二PMOS晶體管的柵極與CMOSGOA的第n級(jí)傳信號(hào)端連接，第一PMOS晶體管的第一端與高電平連接，第一PMOS晶體管的第二端與第二PMOS晶體管的第一端連接，第二PMOS晶體管的第二端與反相器的輸入端連接，其中，n為級(jí)傳信號(hào)的總數(shù)量，其中，第一NMOS晶體管的柵極與CMOSGOA的第一級(jí)傳信號(hào)端連接，第二NMOS晶體管的柵極與CMOSGOA的第n級(jí)傳信號(hào)端連接，第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端連接，第一NMOS晶體管的第二端和第二NMOS晶體管的第二端與低電平連接。當(dāng)CMOSGOA正向掃描時(shí)，第一級(jí)傳信號(hào)端可輸出第一級(jí)級(jí)傳信號(hào)，第n級(jí)傳信號(hào)端可輸出最后一級(jí)級(jí)傳信號(hào)，其中，當(dāng)CMOSGOA反向掃描時(shí)，第一級(jí)傳信號(hào)端可輸出最后一級(jí)級(jí)傳信號(hào)，第n級(jí)傳信號(hào)端可輸出第一級(jí)級(jí)傳信號(hào)。反相器的輸出端可輸出包括第一級(jí)傳信號(hào)端和第n級(jí)傳信號(hào)端兩者的信號(hào)的測(cè)試輸出信號(hào)。在另一示例中，所述測(cè)試電路還包括第三NMOS晶體管；第四NMOS晶體管，其中，在第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端之間分別連接第三NMOS晶體管和第四NMOS晶體管，其中，第三NMOS晶體管的柵極與第一掃描方向控制端連接，第四NMOS晶體管的柵極與第二掃描方向控制端連接，第三NMOS晶體管的第一端和第四NMOS晶體管的第一端與反相器的輸入端連接，第三NMOS晶體管的第二端與第一NMOS晶體管的第一端連接，第四NMOS晶體管的第二端與第二NMOS晶體管的第一端連接。在另一示例中，當(dāng)CMOSGOA正向掃描時(shí)，第一級(jí)傳信號(hào)端可輸出第一級(jí)級(jí)傳信號(hào)，第n級(jí)傳信號(hào)端可輸出最后一級(jí)級(jí)傳信號(hào)，其中，當(dāng)CMOSGOA反向掃描時(shí)，第一級(jí)傳信號(hào)端可輸出最后一級(jí)級(jí)傳信號(hào)，第n級(jí)傳信號(hào)端可輸出第一級(jí)級(jí)傳信號(hào)。在另一示例中，當(dāng)CMOSGOA正向掃描時(shí)，第一掃描方向控制端輸出低電平，第二掃描方向控制端輸出高電平，其中，當(dāng)CMOSGOA反向掃描時(shí)，第一掃描方向控制端輸出高電平，第二掃描方向控制端輸出低電平。在另一示例中，當(dāng)CMOSGOA正向掃描時(shí)，反相器的輸出端輸出包括第n級(jí)傳信號(hào)端的信號(hào)的測(cè)試輸出信號(hào)，其中，當(dāng)CMOSGOA反向掃描時(shí)，反相器的輸出端輸出包括第一級(jí)傳信號(hào)端的信號(hào)的測(cè)試輸出信號(hào)。根據(jù)本專利技術(shù)的基于CMOSGOA的測(cè)試電路無需增加新的控制信號(hào)，也無需開發(fā)新款I(lǐng)C，只需要在陣列基板設(shè)計(jì)時(shí)增加少量的薄膜晶體管就可以實(shí)現(xiàn)對(duì)CMOSGOA電路的第一級(jí)級(jí)傳信號(hào)和最后一級(jí)級(jí)傳信號(hào)兩者的實(shí)時(shí)監(jiān)控或者對(duì)CMOSGOA電路的最后一級(jí)級(jí)傳信號(hào)的實(shí)時(shí)監(jiān)控。附圖說明從以下結(jié)合附圖的詳細(xì)描述，本專利技術(shù)的各種實(shí)施例的上述和其他的方面、特征和優(yōu)點(diǎn)將更加明顯，其中：圖1示出常見的LCD的陣列基板架構(gòu)；圖2是傳統(tǒng)的CMOSGOA電路的在面板中的級(jí)聯(lián)電路圖；圖3是根據(jù)本專利技術(shù)的實(shí)施例的基于CMOSGOA的測(cè)試電路的電路圖；圖4是圖3的基于CMOSGOA的測(cè)試電路的測(cè)試信號(hào)輸出時(shí)序圖；圖5是根據(jù)本專利技術(shù)的另一實(shí)施例的基于CMOSGOA的測(cè)試電路的電路圖；圖6是當(dāng)CMOSGOA正向掃描時(shí)圖5的基于CMOSGOA的測(cè)試電路的測(cè)試信號(hào)輸出時(shí)序圖；圖7是當(dāng)CMOSGOA反向掃描時(shí)圖5的基于CMOSGOA的測(cè)試電路的測(cè)試信號(hào)輸出時(shí)序圖。具體實(shí)施方式以下，參照附圖來詳細(xì)描述示例性實(shí)施例以使本領(lǐng)域的普通技術(shù)人員更易于理解。目前聲明于此的專利技術(shù)的示例性實(shí)施例實(shí)際上可包含各種形式，并不局限于顯示和描述于此的示例。當(dāng)包括已知結(jié)構(gòu)和功能可能使得本領(lǐng)域普通技術(shù)人員對(duì)本專利技術(shù)不能清楚理解時(shí)，為了清晰，對(duì)公知的結(jié)構(gòu)和功能的描述可被省略，并且在整個(gè)描述中，相同的標(biāo)號(hào)表示相同的元件。圖3是根據(jù)本專利技術(shù)的實(shí)施例的基于CMOSGOA的測(cè)試電路的電路圖。參照?qǐng)D3，根據(jù)本專利技術(shù)的實(shí)施例的基于CMOSGOA的測(cè)試電路300包括第一PMOS晶體管301、第二PMOS晶體管302、第一NMOS晶體管303、第二NMOS晶體管304、反相器305。根據(jù)本專利技術(shù)的實(shí)施例的基于CMOSGOA的測(cè)試電路300可對(duì)CMOSGOA電路的第一級(jí)級(jí)傳信號(hào)和最后一級(jí)級(jí)傳信號(hào)進(jìn)行監(jiān)控。這里，為了便于描述，級(jí)傳信號(hào)的總數(shù)量為n，最后一級(jí)級(jí)傳信號(hào)則為第n級(jí)傳信號(hào)。具體地說，第一PMOS晶體管301的柵極G301與CMOSGOA電路的第一級(jí)傳信號(hào)端ST(1)連接，第一PMOS晶體管301的第一端301-1與高電平VGH連接，第一PMOS晶體管301的第二端301-2與第二PMOS晶體管302的第一端302-1連接。第二PMOS晶體管302的柵極G302與CMOSGOA電路的第n級(jí)傳信號(hào)端ST(n)連接。第二PMOS晶體管302的第二端302-2與反相器305的輸入端IN連接。第一NMOS晶體管303的柵極G303與CMOSGOA的第一級(jí)本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于CMOS?GOA的測(cè)試電路，包括：第一PMOS晶體管；第二PMOS晶體管；第一NMOS晶體管；第二NMOS晶體管；反相器，其中，第一PMOS晶體管的柵極與CMOS?GOA的第一級(jí)傳信號(hào)端連接，第二PMOS晶體管的柵極與CMOS?GOA的第n級(jí)傳信號(hào)端連接，第一PMOS晶體管的第一端與高電平連接，第一PMOS晶體管的第二端與第二PMOS晶體管的第一端連接，第二PMOS晶體管的第二端與反相器的輸入端連接，其中，n為級(jí)傳信號(hào)的總數(shù)量，其中，第一NMOS晶體管的柵極與CMOS?GOA的第一級(jí)傳信號(hào)端連接，第二NMOS晶體管的柵極與CMOS?GOA的第n級(jí)傳信號(hào)端連接，第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端連接，第一NMOS晶體管的第二端和第二NMOS晶體管的第二端與低電平連接。

【技術(shù)特征摘要】
1.一種基于CMOSGOA的測(cè)試電路，包括：第一PMOS晶體管；第二PMOS晶體管；第一NMOS晶體管；第二NMOS晶體管；反相器，其中，第一PMOS晶體管的柵極與CMOSGOA的第一級(jí)傳信號(hào)端連接，第二PMOS晶體管的柵極與CMOSGOA的第n級(jí)傳信號(hào)端連接，第一PMOS晶體管的第一端與高電平連接，第一PMOS晶體管的第二端與第二PMOS晶體管的第一端連接，第二PMOS晶體管的第二端與反相器的輸入端連接，其中，n為級(jí)傳信號(hào)的總數(shù)量，其中，第一NMOS晶體管的柵極與CMOSGOA的第一級(jí)傳信號(hào)端連接，第二NMOS晶體管的柵極與CMOSGOA的第n級(jí)傳信號(hào)端連接，第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端連接，第一NMOS晶體管的第二端和第二NMOS晶體管的第二端與低電平連接。2.如權(quán)利要求1所述的測(cè)試電路，還包括：第三NMOS晶體管；第四NMOS晶體管，其中，在第一NMOS晶體管的第一端和第二NMOS晶體管的第一端與反相器的輸入端之間分別連接第三NMOS晶體管和第四NMOS晶體管，其中，第三NMOS晶體管的柵極與第一掃描方向控制端連接，第四NMOS晶體管的柵極與第二掃...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張啟沛，趙莽，
申請(qǐng)(專利權(quán))人：武漢華星光電技術(shù)有限公司，
類型：發(fā)明
國(guó)別省市：湖北,42