一種陣列基板行驅動電路及其驅動方法技術

本發明專利技術公開了一種陣列基板行驅動電路及其驅動方法，該陣列基板行驅動電路包括多級陣列基板行驅動模塊和多個薄膜晶體管，設定級數的陣列基板行驅動模塊的輸入端分別通過相應的薄膜晶體管接收不同的上拉控制信號，并輸出相應的柵極信號；對于每個設定級數的陣列基板行驅動模塊，其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。采用本方案可以避免設定級數的陣列基板行驅動模塊的輸入端接收的上拉控制信號與輸出的柵極信號時間上重疊，使得陣列基板行驅動電路在高溫操作的環境下不影響Q節點電位，進而使得液晶顯示面板在高溫操作的環境下可以正常使用。

Array substrate row drive circuit and driving method thereof

The invention discloses an array substrate for driving circuit and driving method thereof, the array substrate for driving circuit includes a multi line array substrate drive module and a plurality of thin film transistor array substrate, set for series driver module input respectively through different pull-up control signal crystal corresponding receiver, and outputs a gate signal corresponding to each line array substrate; set series driver module, the input end receives the pull-up control signal and the output signal of the gate falls to rise along the alignment. The scheme can avoid overlapping gate array substrate for receiving signal time series setting driver module input pull-up control signal and output on the array substrate for driving circuit operation in high temperature environment does not affect the Q node, and then the liquid crystal display panel in the environment of high temperature operation under normal use.

【技術實現步驟摘要】
一種陣列基板行驅動電路及其驅動方法
本專利技術涉及液晶顯示
，尤其涉及一種陣列基板行驅動電路及其驅動方法。
技術介紹
隨著液晶顯示技術的發展，高分辨率、高對比度、高刷新速率、窄邊框、薄型化已成為液晶顯示器的發展趨勢。在這樣的背景下，陣列基板行驅動(GOA,GateDriveronArray)技術以其低成本、低功耗和窄邊框等優點得到了廣泛的應用。圖1為現有陣列基板行驅動電路原理圖，包括：上拉控制模塊110、上拉模塊120、下拉模塊130、第一下拉維持模塊140和第二下拉維持模塊150。具體地：當第n-3級驅動信號G(n-3)為高電位時，Q(n)節點被充電拉高，此時第二晶體管T12被打開。并且時鐘信號CLK的高電位將第n級驅動信號G(n)上拉輸出高電位掃描信號。當第n+3級驅動信號G(n+3)為高電位時，下拉模塊130將G(n)和Q(n)節點同時拉低，此時第一下拉維持模塊140(或第二下拉維持模塊150)的工作電位為Q(n)低電位。圖2為陣列基板行驅動電路的控制時序圖。其中第一下拉維持模塊140和第二下拉維持模塊150周期為2倍幀周期，占空比為1/2的低頻信號。第一下拉維持模塊140和第二下拉維持模塊150相位相差1/2周期。級聯方式如圖3所示，其中下拉控制信號STV充當前三級的上拉控制信號，由于前兩級的柵極輸出高電位信號與STV的高電位存在時間重疊區域，因此陣列基板行驅動電路在高溫操作的環境下會影響Q點電位，導致前兩級的輸出波形異常以至于面板顯示異常。
技術實現思路
為了解決上述技術問題，本專利技術提供了一種陣列基板行驅動電路，包括：多級陣列基板行驅動模塊和多個薄膜晶體管，設定級數的陣列基板行驅動模塊的輸入端分別通過相應的薄膜晶體管接收不同的上拉控制信號，并輸出相應的柵極信號；對于每個設定級數的陣列基板行驅動模塊，其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。在一個實施例中，所述設定級數的陣列基板行驅動模塊為前兩級陣列基板行驅動模塊。在一個實施例中，所述上拉控制信號是通過不同的時鐘信號來生成的脈沖信號。在一個實施例中，第一級陣列基板行驅動模塊的輸入端接收第一上拉控制信號，第二級陣列基板行驅動模塊的輸入端接收第二上拉控制信號；所述第一上拉控制信號的高電平上升沿與第一特定時鐘信號的第一個高電平的上升沿對齊；所述第一上拉控制信號與所述第一特定時鐘信號同相位；所述第二上拉控制信號的高電平上升沿與第二特定時鐘信號的第一個高電平的上升沿對齊；所述第二上拉控制信號與所述第二特定時鐘信號同相位。在一個實施例中，第一級陣列基板行驅動模塊與第一薄膜晶體管的漏極連接，第二級陣列基板行驅動模塊與第二薄膜晶體管的漏極連接；用于啟動掃描的第一個觸發信號分別連接所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極；所述第一薄膜晶體管的源極與所述第一特定時鐘信號連接，所述第二薄膜晶體管的源極與所述第二特定時鐘信號連接。在一個實施例中，第一級陣列基板行驅動模塊與第一薄膜晶體管的漏極連接，第二級陣列基板行驅動模塊與第二薄膜晶體管的漏極連接；用于啟動掃描的第一個觸發信號分別連接所述第一薄膜晶體管的源極和所述第二薄膜晶體管的源極；所述第一薄膜晶體管的柵極與所述第一特定時鐘信號連接，所述第二薄膜晶體管的柵極與所述第二特定時鐘信號連接。根據本專利技術的另一方面，還提供了一種陣列基板行驅動電路的驅動方法，包括：確定設定級數的陣列基板行驅動模塊對應的不同的上拉控制信號，對于每個設定級數的陣列基板行驅動模塊，其對應的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊；設定級數的陣列基板行驅動模塊的輸入端接收相應的上拉控制信號，并輸出相應的柵極信號。在一個實施例中，所述設定級數的陣列基板行驅動模塊為前兩級陣列基板行驅動模塊。在一個實施例中，上拉控制信號是通過不同的時鐘信號來生成的脈沖信號。在一個實施例中，第一級陣列基板行驅動模塊的輸入端接收第一上拉控制信號，第二級陣列基板行驅動模塊的輸入端接收第二上拉控制信號；所述第一上拉控制信號的高電平上升沿與第一特定時鐘信號的第一個高電平的上升沿對齊；所述第一上拉控制信號與所述第一特定時鐘信號同相位；所述第二上拉控制信號的高電平上升沿與第二特定時鐘信號的第一個高電平的上升沿對齊；所述第二上拉控制信號與所述第二特定時鐘信號同相位。與現有技術相比，本專利技術的一個或多個實施例可以具有如下優點：由于設定級數的陣列基板行驅動模塊的輸入端分別通過相應的薄膜晶體管接收不同的上拉控制信號，并輸出相應的柵極信號，使得對于每個設定級數的陣列基板行驅動模塊，其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊，可以避免設定級數的陣列基板行驅動模塊的輸入端接收的上拉控制信號與輸出的柵極信號在時間上重疊，使得陣列基板行驅動電路在高溫操作的環境下不影響Q節點電位，進而使得液晶顯示面板在高溫操作的環境下可以正常使用。本專利技術的其它特征和優點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本專利技術而了解。本專利技術的目的和其他優點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。附圖說明附圖用來提供對本專利技術的進一步理解，并且構成說明書的一部分，與本專利技術的實施例共同用于解釋本專利技術，并不構成對本專利技術的限制。在附圖中：圖1是現有陣列基板行驅動電路原理圖；圖2是現有陣列基板行驅動電路的控制時序示意圖；圖3是現有級聯的陣列基板行驅動模塊的結構示意圖；圖4是根據本專利技術第一實施例的級聯的陣列基板行驅動模塊的結構示意圖a；圖5是根據本專利技術第二實施例的陣列基板行驅動電路的控制時序示意圖；圖6是根據本專利技術第一實施例的級聯的陣列基板行驅動模塊的結構示意圖b；圖7是根據本專利技術第二實施例的陣列基板行驅動電路的驅動方法實施流程示意圖。具體實施方式為使本專利技術的目的、技術方案和優點更加清楚，以下結合附圖對本專利技術作進一步地詳細說明。第一實施例現有技術中設定級數的陣列基板行驅動模塊的輸入端接收相同上拉控制信號，由于柵極輸出高電位信號與上拉控制信號的高電位存在時間重疊區域，因此陣列基板行驅動電路在高溫操作的化境下會影響Q節點的電位，導致設定級數的輸出波形異常以至于面板顯示異常?；诖?，本實施例提供了一種陣列基板行驅動電路，包括：多級陣列基板行驅動模塊和多個薄膜晶體管，設定級數的陣列基板行驅動模塊的輸入端分別通過相應的薄膜晶體管接收不同的上拉控制信號，并輸出相應的柵極信號；對于每個設定級數的陣列基板行驅動模塊，其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。下面以所述設定級數的陣列基板行驅動模塊為前兩級陣列基板行驅動模塊為例繼續進行說明。前兩級陣列基板行驅動模塊包括第一級陣列基板行驅動模塊和第二級陣列基板行驅動模塊。圖4是根據本專利技術第一實施例的級聯的陣列基板行驅動模塊的結構示意圖a，如圖所示，第一級陣列基板行驅動模塊與第一薄膜晶體管的漏極連接，第二級陣列基板行驅動模塊與第二薄膜晶體管的漏極連接；用于啟動掃描的第一個觸發信號分別連接所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極；所述第一薄膜晶體管的源極與所述第一特定時鐘信號CK5連接，所述第二薄膜晶體管的源極與所述第二特定時鐘信號CK6連接。CK1是第一級陣列基本文檔來自技高網...

【技術保護點】
一種陣列基板行驅動電路，其特征在于，包括：多級陣列基板行驅動模塊和多個薄膜晶體管，設定級數的陣列基板行驅動模塊的輸入端分別通過相應的薄膜晶體管接收不同的上拉控制信號，并輸出相應的柵極信號；對于每個設定級數的陣列基板行驅動模塊，其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。

【技術特征摘要】
1.一種陣列基板行驅動電路，其特征在于，包括：多級陣列基板行驅動模塊和多個薄膜晶體管，設定級數的陣列基板行驅動模塊的輸入端分別通過相應的薄膜晶體管接收不同的上拉控制信號，并輸出相應的柵極信號；對于每個設定級數的陣列基板行驅動模塊，其輸入端接收的上拉控制信號的下降沿與輸出的柵極信號的上升沿對齊。2.根據權利要求1所述的電路，其特征在于，所述設定級數的陣列基板行驅動模塊為前兩級陣列基板行驅動模塊。3.根據權利要求2所述的電路，其特征在于，所述上拉控制信號是通過不同的時鐘信號來生成的脈沖信號。4.根據權利要求3所述的電路，其特征在于，第一級陣列基板行驅動模塊的輸入端接收第一上拉控制信號，第二級陣列基板行驅動模塊的輸入端接收第二上拉控制信號；所述第一上拉控制信號的高電平上升沿與第一特定時鐘信號的第一個高電平的上升沿對齊；所述第一上拉控制信號與所述第一特定時鐘信號同相位；所述第二上拉控制信號的高電平上升沿與第二特定時鐘信號的第一個高電平的上升沿對齊；所述第二上拉控制信號與所述第二特定時鐘信號同相位。5.根據權利要求4所述的電路，其特征在于，第一級陣列基板行驅動模塊與第一薄膜晶體管的漏極連接，第二級陣列基板行驅動模塊與第二薄膜晶體管的漏極連接；用于啟動掃描的第一個觸發信號分別連接所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極；所述第一薄膜晶體管的源極與所述第一特定時鐘信號連接，所述第二薄膜晶體管的源極與所述第二特定時鐘信號連接。6.根...

【專利技術屬性】
技術研發人員：徐向陽，
申請(專利權)人：深圳市華星光電技術有限公司，
類型：發明
國別省市：廣東,44