一種移位寄存器、其驅動方法、柵極驅動電路及顯示裝置制造方法及圖紙

本發明專利技術公開了一種移位寄存器、其驅動方法、柵極驅動電路及顯示裝置，包括：輸入模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，可以通過上述五個模塊的相互配合，以通過簡單的結構以及較少的時鐘信號來實現掃描信號的輸出，從而簡化制備工藝，降低生產成本。

A shift register, a drive method thereof, a gate drive circuit and a display device

The invention discloses a shift register and its driving method, the gate drive circuit and a display device, which comprises an input module, a first control module, second control module, a first output module and output module second; which can cooperate with each other by the above five modules, through a simple structure and less clock signal to achieve the output of the scan signal, thus simplifying the preparation process, reduce the production cost.

【技術實現步驟摘要】
一種移位寄存器、其驅動方法、柵極驅動電路及顯示裝置
本專利技術涉及顯示
，特別涉及一種移位寄存器、其驅動方法、柵極驅動電路及顯示裝置。
技術介紹
隨著顯示技術的飛速發展，顯示面板越來越向著高集成度和低成本的方向發展。其中，陣列基板行驅動(GateDriveronArray，GOA)技術將薄膜晶體管(ThinFilmTransistor，TFT)柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅動，從而可以省去柵極集成電路(IntegratedCircuit，IC)的綁定(Bonding)區域以及扇出(Fan-out)區域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產品成本，而且可以使顯示面板做到兩邊對稱和窄邊框的美觀設計；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高產能和良率。一般的柵極驅動電路均是由多個級聯的移位寄存器組成，通過各級移位寄存器實現依次向顯示面板上的各行柵線輸入掃描信號。目前，雖然可以通過輸入較多的時鐘信號來實現掃描信號的輸出，但是這樣導致柵極驅動電路中組成各級移位寄存器的開關晶體管的個數較多，以及各開關晶體管之間連接的具體結構也比較復雜，導致工藝難度加大，生產成本增加，甚至由于需要使用較多的時鐘信號線將不同時序的時鐘信號輸入各級移位寄存器，從而造成顯示面板的開口率降低，使得該顯示面板不具備競爭力。
技術實現思路
本專利技術實施例提供一種移位寄存器、其驅動方法、柵極驅動電路及顯示裝置，用以解決現有技術中移位寄存器需要的時鐘信號較多以及結構復雜的問題。因此，本專利技術實施例提供了一種移位寄存器，包括：輸入模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，所述輸入模塊的第一端與輸入信號端相連，第二端與第一時鐘信號端相連、第三端與第一節點相連；所述輸入模塊用于在所述第一時鐘信號端的控制下將所述輸入信號端的信號提供給所述第一節點；所述第一控制模塊的第一端與第一參考信號端相連，第二端與第二時鐘信號端相連，第三端與所述第一節點相連，第四端與第二節點相連；所述第一控制模塊用于在所述第二時鐘信號端與所述第二節點的信號的共同控制下將所述第一參考信號端的信號提供給所述第一節點；所述第二控制模塊的第一端與所述第一時鐘信號端相連，第二端與所述第一參考信號端相連，第三端與第二參考信號端相連，第四端與所述移位寄存器的驅動信號輸出端相連，第五端與所述第二節點相連；所述第二控制模塊用于在所述第一時鐘信號端的控制下將所述第二參考信號端的信號提供給所述第二節點，以及在所述驅動信號輸出端的控制下將所述第一參考信號端的信號提供給所述第二節點；所述第一輸出模塊的第一端與所述第一節點相連，第二端與所述第二時鐘信號端相連，第三端與所述驅動信號輸出端相連；所述第一輸出模塊用于在所述第一輸出模塊的第一端的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端，以及在所述第一節點處于浮接狀態時，保持所述第一輸出模塊的第一端與所述驅動信號輸出端之間的電壓差穩定；所述第二輸出模塊的第一端與所述第二節點相連，第二端與所述第一參考信號端相連，第三端與所述驅動信號輸出端相連；所述第二輸出模塊用于在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端，以及在所述第二節點處于浮接狀態時，保持所述第二節點與所述驅動信號輸出端之間的電壓差穩定。優選地，在本專利技術實施例提供的上述移位寄存器中，所述第一控制模塊包括：第一開關晶體管與第二開關晶體管；其中，所述第一開關晶體管的柵極與所述第二節點相連，所述第一開關晶體管的源極與所述第一參考信號端相連，所述第一開關晶體管的漏極與所述第二開關晶體管的源極相連；所述第二開關晶體管的柵極與所述第二時鐘信號端相連，漏極與所述第一節點相連。優選地，在本專利技術實施例提供的上述移位寄存器中，所述第二控制模塊包括：第三開關晶體管與第四開關晶體管；其中，所述第三開關晶體管的柵極與所述第一時鐘信號端相連，源極與所述第二參考信號端相連，漏極與所述第二節點相連；所述第四開關晶體管的柵極與所述驅動信號輸出端相連，源極與所述第一參考信號端相連，漏極與所述第二節點相連。優選地，在本專利技術實施例提供的上述移位寄存器中，所述輸入模塊包括：第五開關晶體管；其中，所述第五開關晶體管的柵極與所述第一時鐘信號端相連，源極與所述第一節點相連，漏極與所述輸入信號端相連。優選地，在本專利技術實施例提供的上述移位寄存器中，所述第一輸出模塊包括：第六開關晶體管與第一電容；其中，所述第六開關晶體管的柵極為所述第一輸出模塊的第一端，源極與所述第二時鐘信號端相連，漏極與所述驅動信號輸出端相連；所述第一電容連接于所述第六開關晶體管的柵極與所述驅動信號輸出端之間。優選地，在本專利技術實施例提供的上述移位寄存器中，所述第二輸出模塊包括：第七開關晶體管與第二電容；其中，所述第七開關晶體管的柵極與所述第二節點相連，源極與所述第一參考信號端相連，漏極與所述驅動信號輸出端相連；所述第二電容連接于所述第七開關晶體管的柵極與所述驅動信號輸出端之間。優選地，在本專利技術實施例提供的上述移位寄存器中，還包括：第八開關晶體管；所述第一節點通過所述第八開關晶體管與所述第一輸出模塊的第一端相連，并且所述第八開關晶體管的柵極與漏電控制信號端相連，源極與所述第一輸出模塊的第一端相連，漏極與所述第一節點相連。相應地，本專利技術實施例還提供了一種柵極驅動電路，包括級聯的多個本專利技術實施例提供的上述任一種移位寄存器；其中，第一級移位寄存器的輸入信號端與幀觸發信號端相連；除所述第一級移位寄存器之外，其余各級所述移位寄存器的輸入信號端分別與其連接的上一級移位寄存器的驅動信號輸出端相連。相應地，本專利技術實施例還提供了一種顯示裝置，包括本專利技術實施例提供的上述的柵極驅動電路。相應地，本專利技術實施例還提供了一種本專利技術實施例提供的上述任一種移位寄存器的驅動方法，包括：第一階段、第二階段、第三階段以及第四階段；其中，在所述第一階段，所述輸入模塊在所述第一時鐘信號端的控制下將所述輸入信號端的信號提供給所述第一節點；所述第一輸出模塊在所述第一輸出模塊的第一端的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端；所述第二控制模塊在所述第一時鐘信號端的控制下將所述第二參考信號端的信號提供給所述第二節點；所述第二輸出模塊在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端；在所述第二階段，所述第一輸出模塊在所述第一節點處于浮接狀態時，保持所述第一輸出模塊的第一端與所述驅動信號輸出端之間的電壓差穩定，以及在所述第一輸出模塊的第一端的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端；所述第二控制模塊在所述驅動信號輸出端的控制下將所述第一參考信號端的信號提供給所述第二節點；在所述第三階段，所述輸入模塊在所述第一時鐘信號端的控制下將所述輸入信號端的信號提供給所述第一節點；所述第二控制模塊在所述第一時鐘信號端的控制下將所述第二參考信號端的信號提供給所述第二節點；所述第二輸出模塊在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端；在所述第四階段，所述第二輸出模塊在所述第二節點處于浮接狀態時，保持本文檔來自技高網...

【技術保護點】
一種移位寄存器，其特征在于，包括：輸入模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，所述輸入模塊的第一端與輸入信號端相連，第二端與第一時鐘信號端相連、第三端與第一節點相連；所述輸入模塊用于在所述第一時鐘信號端的控制下將所述輸入信號端的信號提供給所述第一節點；所述第一控制模塊的第一端與第一參考信號端相連，第二端與第二時鐘信號端相連，第三端與所述第一節點相連，第四端與第二節點相連；所述第一控制模塊用于在所述第二時鐘信號端與所述第二節點的信號的共同控制下將所述第一參考信號端的信號提供給所述第一節點；所述第二控制模塊的第一端與所述第一時鐘信號端相連，第二端與所述第一參考信號端相連，第三端與第二參考信號端相連，第四端與所述移位寄存器的驅動信號輸出端相連，第五端與所述第二節點相連；所述第二控制模塊用于在所述第一時鐘信號端的控制下將所述第二參考信號端的信號提供給所述第二節點，以及在所述驅動信號輸出端的控制下將所述第一參考信號端的信號提供給所述第二節點；所述第一輸出模塊的第一端與所述第一節點相連，第二端與所述第二時鐘信號端相連，第三端與所述驅動信號輸出端相連；所述第一輸出模塊用于在所述第一輸出模塊的第一端的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端，以及在所述第一節點處于浮接狀態時，保持所述第一輸出模塊的第一端與所述驅動信號輸出端之間的電壓差穩定；所述第二輸出模塊的第一端與所述第二節點相連，第二端與所述第一參考信號端相連，第三端與所述驅動信號輸出端相連；所述第二輸出模塊用于在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端，以及在所述第二節點處于浮接狀態時，保持所述第二節點與所述驅動信號輸出端之間的電壓差穩定。...

【技術特征摘要】
1.一種移位寄存器，其特征在于，包括：輸入模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，所述輸入模塊的第一端與輸入信號端相連，第二端與第一時鐘信號端相連、第三端與第一節點相連；所述輸入模塊用于在所述第一時鐘信號端的控制下將所述輸入信號端的信號提供給所述第一節點；所述第一控制模塊的第一端與第一參考信號端相連，第二端與第二時鐘信號端相連，第三端與所述第一節點相連，第四端與第二節點相連；所述第一控制模塊用于在所述第二時鐘信號端與所述第二節點的信號的共同控制下將所述第一參考信號端的信號提供給所述第一節點；所述第二控制模塊的第一端與所述第一時鐘信號端相連，第二端與所述第一參考信號端相連，第三端與第二參考信號端相連，第四端與所述移位寄存器的驅動信號輸出端相連，第五端與所述第二節點相連；所述第二控制模塊用于在所述第一時鐘信號端的控制下將所述第二參考信號端的信號提供給所述第二節點，以及在所述驅動信號輸出端的控制下將所述第一參考信號端的信號提供給所述第二節點；所述第一輸出模塊的第一端與所述第一節點相連，第二端與所述第二時鐘信號端相連，第三端與所述驅動信號輸出端相連；所述第一輸出模塊用于在所述第一輸出模塊的第一端的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端，以及在所述第一節點處于浮接狀態時，保持所述第一輸出模塊的第一端與所述驅動信號輸出端之間的電壓差穩定；所述第二輸出模塊的第一端與所述第二節點相連，第二端與所述第一參考信號端相連，第三端與所述驅動信號輸出端相連；所述第二輸出模塊用于在所述第二節點的信號的控制下將所述第一參考信號端的信號提供給所述驅動信號輸出端，以及在所述第二節點處于浮接狀態時，保持所述第二節點與所述驅動信號輸出端之間的電壓差穩定。2.如權利要求1所述的移位寄存器，其特征在于，所述第一控制模塊包括：第一開關晶體管與第二開關晶體管；其中，所述第一開關晶體管的柵極與所述第二節點相連，所述第一開關晶體管的源極與所述第一參考信號端相連，所述第一開關晶體管的漏極與所述第二開關晶體管的源極相連；所述第二開關晶體管的柵極與所述第二時鐘信號端相連，漏極與所述第一節點相連。3.如權利要求1所述的移位寄存器，其特征在于，所述第二控制模塊包括：第三開關晶體管與第四開關晶體管；其中，所述第三開關晶體管的柵極與所述第一時鐘信號端相連，源極與所述第二參考信號端相連，漏極與所述第二節點相連；所述第四開關晶體管的柵極與所述驅動信號輸出端相連，源極與所述第一參考信號端相連，漏極與所述第二節點相連。4.如權利要求1所述的移位寄存器，其特征在于，所述輸入模塊包括：第五開關晶體管；其中，所述第五開關晶體管的柵極與所述第一時鐘信號端相連，源極與所述第一節點相連，漏極與所述輸入信號端相連。5.如權利要求1所述的移位寄存器，其特征在于，所述第一輸出模塊包括：第六開關晶體管與第一電容；其中，所述第六開關晶體管...

【專利技術屬性】
技術研發人員：陳義鵬，玄明花，
申請(專利權)人：京東方科技集團股份有限公司，鄂爾多斯市源盛光電有限責任公司，
類型：發明
國別省市：北京,11