一種放大級數可調的運放制造技術

本發明專利技術公開了一種放大級數可調的運放，其包括有差分跨導級電路、高增益放大級電路、輸出緩存器，所述輸入VINP、VINN接于差分跨導級電路，差分跨導級電路接于高增益放大級電路，高增益放大級電路接于輸出緩存器，通過輸出緩存器最終輸出VOUT。本發明專利技術通過對高增益放大級電路與輸出緩存器的控制，將運放進行切換，由于運放的差分跨導級電路一直保持不變，可以使得放大級數切換之后的漂移電壓變化較小。

【技術實現步驟摘要】
一種放大級數可調的運放
本專利技術屬于模擬集成電路
，特別涉及一種放大級數可調的運算放大器。
技術介紹
運算放大器，簡稱運放，是電子電路領域，特別是模擬電路領域最常用的模塊之一。早期的運放用于模擬計算機中，用以實現數學運算功能。運放在模擬電路領域通常以反饋環路的形式實現功能，而無論是用于放大電壓、提供大驅動電流或是提高輸入信號的信噪比等，都可以歸結為穩定電壓的功能。運放可以在電路板上用分立器件實現，也可以采用集成電路的形式實現。鑒于性能的優勢，目前的運放大多采用集成電路的形式實現。根據放大級數的不同，運放主要分為單級運放、兩級運放、多級運放。通常，放大級數越多，放大倍數越大。但是級數的增多也會增多極點，從而改變運放所構成的電路系統的穩定性。通常來說，單級運放含有一個極點，兩級運放含有兩個極點，多級運放含有三個以上極點。根據反饋系統的理論，當系統中含有一個極點時，系統保持穩定；系統中含有主極點和次極點等兩個極點時，如果次極點大于帶寬，則反饋系統的相位裕度大于45度，系統保持穩定，否則，系統傾向于振蕩。所以在設計思路上，單級運放的反饋環路一般無需考慮穩定性問題，兩級運放通過設計將次極點和帶寬的距離拉大來保持穩定性，多級運放通過設計零點抵消次極點來保持穩定性。除了放大倍數、穩定性以外，運放還需要考慮驅動能力和輸出范圍。由于設計了輸出級，兩級運放和多級運放的驅動能力和輸出范圍通常比單級運放要大。鑒于以上因素的考慮，兩級運放是應用最廣泛的結構，單級運放通常應用于驅動電容負載的場合，多級運放用于對放大倍數要求特別高且負載條件特定的場合。所以，在不同的應用場景要選擇合適放大級數的運放是集成電路設計者必須考慮的問題。某些通用芯片，例如MCU，應用領域廣泛和多變，要求設計者設計適應性較高的模塊。例如，同一款芯片上的運放被要求在某些場合快速響應，在某些場合驅動芯片外大電容負載。要驅動片外大電容，通常采用單級運放或主極點在片外的兩級運放；而要達到快速響應的要求，通常采用主極點在片內且帶寬較大的兩級運放。可以看出，無論采用單級、兩級、多級運放都難以兼顧這兩項性能要求。一種解決方法是設計幾個不同結構的運放共用一個輸出節點，但是這樣做的代價是對芯片面積的浪費，并且選擇不同的運放的偏移電壓不同，并不是一種最佳的實現方法以最常見的兩級運放結構示意圖如圖1所示，包含差分跨導級實現差分電壓輸入功能、高增益放大級實現高增益放大功能、輸出緩沖級實現大驅動能力等三部分。單級運放不含輸出緩沖器，多級運放則是在高增益放大級中使用兩級或三級放大器來達到特高增益的目的。一個折疊共源共柵運放如圖2所示。參照圖1中的運放結構，圖3中的差分跨導輸入級采用了NMOS管輸入對，高增益放大級采用了Cascode結構以獲得較大的輸出阻抗，輸出緩沖器采用了以NMOS作為放大管和PMOS電流源的結構。由于需要將運放的次極點設計到大于運放帶寬的位置，該兩級運放中使用了米勒電容CC。為了達到穩定的目的，CC的取值與VOUT所連接的負載電容CLOAD有關，一般來說，CLOAD越大，CC也應相應增大，以確保VOUT1為主極點，VOUT為次極點且大于運放帶寬。實際應用中，CLOAD的取值一般在幾個pF到幾個uF不等。而受限于芯片面積和成本，通常CC的大小一般只有幾個pF到幾十個pF之間，否則芯片內的大部分面積都將被電容所占據，消耗了極大的芯片成本。因此，采用兩級運放的負載電容不能太大，一般小于100pF，否則僅僅依靠米勒電容CC難以達到穩定系統的目的。但是，從穩壓角度出發，運放連接更大的電容會獲得更小的輸出電壓波動。所以，這是一個設計與使用的矛盾問題。
技術實現思路
基于此，因此本專利技術的首要目地是提供一種放大級數可調的運放，該運放通過對高增益放大級電路與輸出緩存器的控制，將運放進行切換，可以使得放大級數切換之后的漂移電壓變化較小。本專利技術的另一個目地在于提供一種放大級數可調的運放，該運放僅僅通過開關即可實現，實現簡便、成本低廉。為實現上述目的，本專利技術的技術方案為：一種放大級數可調的運放，其包括有差分跨導級電路、高增益放大級電路、輸出緩存器，所述輸入VINP、VINN接于差分跨導級電路，差分跨導級電路接于高增益放大級電路，高增益放大級電路接于輸出緩存器，通過輸出緩存器最終輸出VOUT。進一步，所述高增益放大級電路與輸出緩存器之間設置有放大級數配置開關一(即放大級數配置位1)，通過“放大級數配置位1”關閉輸出緩沖器，直接將高增益放大級電路的輸出VOUT1作為運放最終輸出VOUT來實現單級和兩級運放的切換。進一步，所述高增益放大級電路中具有一級和兩級放大器，且所述一級和兩級放大器前設置有放大級數配置開關二(即放大級數配置位2)，通過“放大級數配置位2”關閉高增益放大級電路中的一級或兩級放大器，從而使多級運放切換成兩級運放。還可以通過“放大級數配置位1”和“放大級數配置位2”同時關閉輸出緩沖器和高增益放大級中的一級或兩級放大器，將運放切換成單級運放。由于運放的差分跨導級電路一直保持不變，可以使得放大級數切換之后的漂移電壓變化較小。需要注意的是關閉輸出緩沖器，將高增益放大級的輸出VOUT1作為運放最終輸出VOUT，并不是通過關斷輸出緩沖器到VOUT的開關同時開啟VOUT1到VOUT的開關實現的，輸出緩沖器的關斷是將其關斷至高阻態即可。進一步，高增益放大級電路主要是通過MOS管實現，放大級數配置位1和放大級數配置位2通過開關SW1～7實現，且開關SW1～7均是控制MOS管的柵極，可以使用尺寸較小的開關；其中，輸出緩存器的Cascode管MNX2和MPX2的漏極直接連接VOUT，可以避免在輸出通路有開關而引入額外的極點或影響瞬態響應。本專利技術所實現的放大級數可調的運放，通過對高增益放大級電路與輸出緩存器的控制，將運放進行切換，由于運放的差分跨導級電路一直保持不變，可以使得放大級數切換之后的漂移電壓變化較小。且該運放僅僅通過開關即可實現，實現簡便、成本低廉。附圖說明圖1是現有技術實施的運放結構示意圖。圖2是現有技術所實施折疊共源共柵運放的電路圖。圖3是本專利技術所實施運放的結構示意圖。圖4是本專利技術所實施可調放大級數的折疊共源共柵運放的電路圖。圖5是本專利技術所實施可調放大級數的折疊共源共柵運放工作于兩級運放模式的電路圖。圖6是本專利技術所實施可調放大級數的折疊共源共柵運放工作于單級運放模式的電路圖。具體實施方式為了使本專利技術的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本專利技術進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本專利技術，并不用于限定本專利技術。如圖3所示，為本專利技術提出的放大倍數可調運放的結構示意圖，其包括有差分跨導級電路、高增益放大級電路、輸出緩存器，所述輸入VINP、VINN接于差分跨導級電路，差分跨導級電路接于高增益放大級電路，高增益放大級電路接于輸出緩存器，通過輸出緩存器最終輸出VOUT。在高增益放大級電路與輸出緩存器之間設置有放大級數配置開關一(即放大級數配置位1)；高增益放大級電路中具有一級和兩級放大器，且所述一級和兩級放大器前設置有放大級數配置開關二(即放大級數配置位2)。其工作原理是：(1)通過“放大級數配置位1”關閉輸出緩沖器，直接將高增益放大級電本文檔來自技高網...

【技術保護點】
一種放大級數可調的運放，其特征在于該運放包括有差分跨導級電路、高增益放大級電路、輸出緩存器，所述輸入VINP、VINN接于差分跨導級電路，差分跨導級電路接于高增益放大級電路，高增益放大級電路接于輸出緩存器，通過輸出緩存器最終輸出VOUT。

【技術特征摘要】
1.一種放大級數可調的運放，其特征在于該運放包括有差分跨導級電路、高增益放大級電路、輸出緩存器，所述輸入VINP、VINN接于差分跨導級電路，差分跨導級電路接于高增益放大級電路，高增益放大級電路接于輸出緩存器，通過輸出緩存器最終輸出VOUT。2.如權利要求1所述的放大級數可調的運放，其特征在于所述高增益放大級電路與輸出緩存器之間設置有放大級數配置開關一，通過放大級數配置開關一關閉輸出緩沖器，直接將高增益放大級電路的輸出VOUT1作為運放最終輸出VOUT來實現單級和兩級運放的切換。3.如權利要求1所述的放大級數可調的運放，其特征在于所述高增益放大級電路中具有一級...

【專利技術屬性】
技術研發人員：李弦，
申請(專利權)人：芯海科技深圳股份有限公司，
類型：發明
國別省市：廣東,44