一種信號(hào)加減電路制造技術(shù)

本發(fā)明專利技術(shù)公開了一種信號(hào)加減電路，該電路包括由相同類型的晶體管組成的差分電路、第一偏置電源以及第二偏置電源；每個(gè)晶體管的發(fā)射極分別與偏置電流源相連接；八個(gè)晶體管的集電極分別兩兩相連后與輸出端相連，選擇同相相連可以實(shí)現(xiàn)信號(hào)相加，反相相連可以實(shí)現(xiàn)信號(hào)相減；八個(gè)晶體管的基極分為四組，兩兩相連后與輸入端相連。信號(hào)加減電路由相同的器件組成，即可以在單一器件工藝下實(shí)現(xiàn)信號(hào)加減，避免了信號(hào)的失真。利用差分電路可以有效的抑制共模噪聲，提高電路精度。可見，本申請(qǐng)有利于提高信號(hào)加減電路的輸出擺幅，避免輸出信號(hào)失真。

【技術(shù)實(shí)現(xiàn)步驟摘要】
一種信號(hào)加減電路
本專利技術(shù)涉及電子通信領(lǐng)域，特別是涉及一種信號(hào)加減電路。
技術(shù)介紹
經(jīng)典的信號(hào)加減電路為P型器件與N型器件串聯(lián)，其利用兩個(gè)電流源輸出電流的差值實(shí)現(xiàn)電流的輸出，以實(shí)現(xiàn)信號(hào)的疊加和相減。這種電路控制電流源的信號(hào)往往需要通過不同的路徑，進(jìn)而分別控制兩個(gè)電流源。在處理高速信號(hào)時(shí)，由互補(bǔ)器件構(gòu)成的信號(hào)加減電路結(jié)構(gòu)可能會(huì)由于信號(hào)物理路徑的差異，造成相位的失真，從而嚴(yán)重影響運(yùn)算的精度。進(jìn)一步地，利用互補(bǔ)器件實(shí)現(xiàn)信號(hào)加減時(shí)，其輸出擺幅較小，即輸出信號(hào)的最大值和最小值的差值較小。如何提高輸出擺幅以及避免輸出信號(hào)失真是本領(lǐng)域技術(shù)人員亟待解決的問題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的目的是提供一種信號(hào)加減電路，目的在于解決現(xiàn)有技術(shù)中由互補(bǔ)器件組成的信號(hào)加減電路的輸出擺幅較小以及輸出信號(hào)失真的問題。為解決上述技術(shù)問題，本專利技術(shù)提供一種信號(hào)加減電路，其具體方案如下：包括由相同類型的晶體管組成的差分電路、第一偏置電源以及第二偏置電源；其中，第一晶體管的基極和第二晶體管的基極相連后與第一輸入信號(hào)正向輸入端相連，第三晶體管的基極和第四晶體管的基極相連后與第一輸入信號(hào)負(fù)向輸入端相連，第五晶體管的基極和第六晶體管的基極相連后與第二輸入信號(hào)正向輸入端相連，第七晶體管的基極和第八晶體管的基極相連后與第二輸入信號(hào)負(fù)向輸入端相連；所述第一晶體管的集電極和所述第五晶體管的集電極相連后與第一輸出端相連，所述第四晶體管的集電極和所述第八晶體管的集電極相連后與第二輸出端相連，所述第二晶體管的集電極和所述第七晶體管的集電極相連后與第三輸出端相連，所述第三晶體管的集電極和所述第六晶體管的集電極相連后與第四輸出端相連；所述第一偏置電源的一端分別與所述第一晶體管、所述第二晶體管、所述第三晶體管以及所述第四晶體管的發(fā)射極相連，另一端接地；所述第二偏置電源一端分別與所述第五晶體管、所述第六晶體管、第七晶體管以及所述第八晶體管的發(fā)射極相連，另一端接地。可選地，還包括第一阻抗模塊、第二阻抗模塊、第三阻抗模塊以及第四阻抗模塊；其中，所述第一阻抗模塊的第一端與所述第一晶體管的集電極相連，第二端與所述第一輸出端相連，第三端與所述第五晶體管的集電極相連；所述第二阻抗模塊的第一端與所述第二晶體管的集電極相連，第二端與所述第四輸出端相連，第三端與所述第七晶體管的集電極相連；所述第三阻抗模塊的第一端與所述第三晶體管的集電極相連，第二端與所述第三輸出端相連，第三端與所述第六晶體管相連；所述第四阻抗模塊的第一端與所述第四晶體管的集電極相連，第二端與所述第二輸出端相連，第三端與所述第八晶體管相連；所述第一阻抗模塊、所述第二阻抗模塊、第三阻抗模塊以及第四阻抗模塊均包含2n個(gè)所述晶體管，n為正整數(shù)。可選地，所述第一輸出端、所述第二輸出端、所述第三輸出端以及所述第四輸出端均與相應(yīng)負(fù)載的一端相連，負(fù)載的另一端均與第三電源相連。可選地，所述第一偏置電源以及所述第二偏置電源均為偏置電流源。可選地，所述晶體管為NPN型三級(jí)管或PNP型三級(jí)管。可選地，所述晶體管為N溝道場(chǎng)效應(yīng)晶體管或P溝道場(chǎng)效應(yīng)晶體管。本專利技術(shù)所提供的一種信號(hào)加減電路，包括由相同類型的晶體管組成的差分電路、第一偏置電源以及第二偏置電源；每個(gè)晶體管的發(fā)射極分別與偏置電流源相連接；八個(gè)晶體管的集電極分別兩兩相連后與輸出端相連，選擇同相相連可以實(shí)現(xiàn)信號(hào)相加，反相相連可以實(shí)現(xiàn)信號(hào)相減；八個(gè)晶體管的基極分為四組，兩兩相連后與輸入端相連。信號(hào)加減電路由相同的器件組成，即可以在單一器件工藝下實(shí)現(xiàn)信號(hào)加減，避免了信號(hào)的失真。利用差分電路可以有效的抑制共模噪聲，提高電路精度。可見，本申請(qǐng)有利于提高信號(hào)加減電路的輸出擺幅，避免輸出信號(hào)失真。附圖說明為了更清楚的說明本專利技術(shù)實(shí)施例或現(xiàn)有技術(shù)的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單的介紹，顯而易見地，下面描述中的附圖僅僅是本專利技術(shù)的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本專利技術(shù)實(shí)施例所提供的信號(hào)加減電路的一種具體實(shí)施方式的示意圖；圖2為本專利技術(shù)實(shí)施例所提供的由16個(gè)晶體管組成的信號(hào)加減電路的一種具體實(shí)施方式的示意圖。具體實(shí)施方式為了使本
的人員更好地理解本專利技術(shù)方案，下面結(jié)合附圖和具體實(shí)施方式對(duì)本專利技術(shù)作進(jìn)一步的詳細(xì)說明。顯然，所描述的實(shí)施例僅僅是本專利技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例。基于本專利技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本專利技術(shù)保護(hù)的范圍。請(qǐng)參見圖1，圖1為本專利技術(shù)實(shí)施例所提供的信號(hào)加減電路的一種具體實(shí)施方式的示意圖，該電路包括由相同類型的晶體管組成的差分電路、第一偏置電源以及第二偏置電源。需要說明的是，圖1中的Q1晶體管可以對(duì)應(yīng)下文中的第一晶體管，Q2晶體管可以對(duì)應(yīng)下文中的第二晶體管，Q3晶體管可以對(duì)應(yīng)下文中的第三晶體管，Q4晶體管可以對(duì)應(yīng)下文中的第四晶體管，Q5晶體管可以對(duì)應(yīng)下文中的第五晶體管，Q6晶體管可以對(duì)應(yīng)下文中的第六晶體管，Q7晶體管可以對(duì)應(yīng)下文中的第七晶體管，Q8晶體管可以對(duì)應(yīng)下文中的第八晶體管。圖1中的信號(hào)一正向輸入端可以是指下文的第一輸入信號(hào)正向輸入端，信號(hào)一反向輸入端可以是指下文的第一輸入信號(hào)反向輸入端，信號(hào)二正向輸入端可以是指下文的第二輸入信號(hào)正向輸入端，信號(hào)二反向輸入端可以是指下文的第二輸入信號(hào)反向輸入端。圖1中的信號(hào)一加信號(hào)二正端可以是指下文的第一輸出端，信號(hào)一加信號(hào)二負(fù)端可以是指下文的第二輸出端，信號(hào)一減信號(hào)二負(fù)端可以是指下文的第三輸出端，信號(hào)一減信號(hào)二正端可以是指下文的第四輸出端。圖1中的偏置電流源Is1和Is2可以分別對(duì)應(yīng)上述第一偏置電源和上述第二偏置電源。顯而易見地，第一偏置電源和第二偏置電源還可以為其它類型的偏置電源，在此不作具體限定。上述差分電路中的第一晶體管的基極和第二晶體管的基極相連后與第一輸入信號(hào)正向輸入端相連，即Q1晶體管和Q2晶體管的輸入相同，均為第一信號(hào)正端。第三晶體管的基極和第四晶體管的基極相連后與第一輸入信號(hào)負(fù)向輸入端相連，即Q3和Q4的輸入相同，均為第一信號(hào)負(fù)端。第五晶體管的基極和第六晶體管的基極相連后與第二輸入信號(hào)正向輸入端相連，即Q5晶體管和Q6晶體管的輸入相同，均為第二信號(hào)正端。第七晶體管的基極和第八晶體管的基極相連后與第二輸入信號(hào)負(fù)向輸入端相連，即Q7晶體管和Q8晶體管的輸入相同，均為第二信號(hào)負(fù)端。上述第一晶體管的集電極和第五晶體管的集電極相連后與第一輸出端相連，即通過同相的第一輸入信號(hào)和第二輸入信號(hào)，以實(shí)現(xiàn)信號(hào)的疊加，其輸出信號(hào)為正；上述第四晶體管的集電極和所述第八晶體管的集電極相連后與第二輸出端相連，即通過同相的第一輸入信號(hào)和第二輸入信號(hào)，以實(shí)現(xiàn)信號(hào)的疊加，其輸出信號(hào)為負(fù)。上述第二晶體管的集電極和第七晶體管的集電極相連后與第三輸出端相連，即通過反相的第一輸入信號(hào)和第二輸入信號(hào)，以實(shí)現(xiàn)信號(hào)的相減，其輸出信號(hào)為負(fù)；上述第三晶體管的集電極和第六晶體管的集電極相連后與第四輸出端相連，即通過反相的第一輸入信號(hào)和第二輸入信號(hào)，以實(shí)現(xiàn)信號(hào)的相減，其輸出信號(hào)為正；第一晶體管、第二晶體管、第三晶體管以及第四晶體管的發(fā)射極與Is1相連，第五晶體管、第六晶體管、第七晶體管以及第八晶體管的發(fā)射極與Is2相連，即偏置本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種信號(hào)加減電路，其特征在于，包括由相同類型的晶體管組成的差分電路、第一偏置電源以及第二偏置電源；其中，第一晶體管的基極和第二晶體管的基極相連后與第一輸入信號(hào)正向輸入端相連，第三晶體管的基極和第四晶體管的基極相連后與第一輸入信號(hào)負(fù)向輸入端相連，第五晶體管的基極和第六晶體管的基極相連后與第二輸入信號(hào)正向輸入端相連，第七晶體管的基極和第八晶體管的基極相連后與第二輸入信號(hào)負(fù)向輸入端相連；所述第一晶體管的集電極和所述第五晶體管的集電極相連后與第一輸出端相連，所述第四晶體管的集電極和所述第八晶體管的集電極相連后與第二輸出端相連，所述第二晶體管的集電極和所述第七晶體管的集電極相連后與第三輸出端相連，所述第三晶體管的集電極和所述第六晶體管的集電極相連后與第四輸出端相連；所述第一偏置電源的一端分別與所述第一晶體管、所述第二晶體管、所述第三晶體管以及所述第四晶體管的發(fā)射極相連，另一端接地；所述第二偏置電源一端分別與所述第五晶體管、所述第六晶體管、第七晶體管以及所述第八晶體管的發(fā)射極相連，另一端接地。

【技術(shù)特征摘要】
1.一種信號(hào)加減電路，其特征在于，包括由相同類型的晶體管組成的差分電路、第一偏置電源以及第二偏置電源；其中，第一晶體管的基極和第二晶體管的基極相連后與第一輸入信號(hào)正向輸入端相連，第三晶體管的基極和第四晶體管的基極相連后與第一輸入信號(hào)負(fù)向輸入端相連，第五晶體管的基極和第六晶體管的基極相連后與第二輸入信號(hào)正向輸入端相連，第七晶體管的基極和第八晶體管的基極相連后與第二輸入信號(hào)負(fù)向輸入端相連；所述第一晶體管的集電極和所述第五晶體管的集電極相連后與第一輸出端相連，所述第四晶體管的集電極和所述第八晶體管的集電極相連后與第二輸出端相連，所述第二晶體管的集電極和所述第七晶體管的集電極相連后與第三輸出端相連，所述第三晶體管的集電極和所述第六晶體管的集電極相連后與第四輸出端相連；所述第一偏置電源的一端分別與所述第一晶體管、所述第二晶體管、所述第三晶體管以及所述第四晶體管的發(fā)射極相連，另一端接地；所述第二偏置電源一端分別與所述第五晶體管、所述第六晶體管、第七晶體管以及所述第八晶體管的發(fā)射極相連，另一端接地。2.如權(quán)利要求1所述的信號(hào)加減電路，其特征在于，還包括第一阻抗模塊、第二阻抗模塊、第三阻抗模塊以及第四阻抗模塊；其中，所述第一阻抗模...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：高懷，陳闊，張文偉，常穎，
申請(qǐng)(專利權(quán))人：蘇州英諾迅科技股份有限公司，
類型：發(fā)明
國(guó)別省市：江蘇,32