基于FPGA和W5100的以太網(wǎng)裝置及控制方法制造方法及圖紙

本發(fā)明專利技術(shù)提供了一種基于FPGA和W5100的以太網(wǎng)裝置及其控制方法，所述裝置包括FPGA，以及通過(guò)FPGA的IO接口與FPGA連接的若干W5100芯片，所述FPGA通過(guò)有限狀態(tài)機(jī)控制W5100芯片的接口時(shí)序。本發(fā)明專利技術(shù)使用低成本的FPGA+W5100是實(shí)現(xiàn)多網(wǎng)口項(xiàng)目的最優(yōu)解決方案，F(xiàn)PGA與W5100的結(jié)合既簡(jiǎn)化了FPGA的開(kāi)發(fā)難度，又簡(jiǎn)單了開(kāi)發(fā)成本，由于FPGA的可編程與多IO特性，本發(fā)明專利技術(shù)可以應(yīng)用在多接口，多協(xié)議的項(xiàng)目中。

【技術(shù)實(shí)現(xiàn)步驟摘要】
基于FPGA和W5100的以太網(wǎng)裝置及控制方法
本專利技術(shù)屬于通信領(lǐng)域，涉及到一種提供了控制W5100實(shí)現(xiàn)以太網(wǎng)接口進(jìn)行數(shù)據(jù)傳輸?shù)姆桨浮?br>技術(shù)介紹
伴隨著計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的發(fā)展，以太網(wǎng)隨處可見(jiàn)，目前使用最為普遍的接口之一。目前物聯(lián)網(wǎng)作為一個(gè)朝陽(yáng)產(chǎn)業(yè)，也在快速發(fā)展。物聯(lián)網(wǎng)要求每個(gè)設(shè)備都要有以太網(wǎng)的參與。實(shí)現(xiàn)以太網(wǎng)接口的方案有很多種，目前多以控制芯片CPU/MCU/FPGA等智能芯片和以太網(wǎng)Phy芯片作為解決方案。這種方案的優(yōu)點(diǎn)是以軟件為主，開(kāi)發(fā)人員較多。而其缺點(diǎn)是需要編寫(xiě)大量繁瑣的程序，和較長(zhǎng)時(shí)間的調(diào)試。基于這樣的情況硬件實(shí)現(xiàn)以太網(wǎng)的方案就應(yīng)運(yùn)而生。W5100是WIZnet公司推出的固件網(wǎng)絡(luò)芯片。該芯片集TCP/IP協(xié)議棧，以太網(wǎng)MAC和PHY為一體，支持TCP，UDP，IPv4，ICMP，ARP，IGMP和PPPoE等網(wǎng)絡(luò)協(xié)議。內(nèi)置16KB的發(fā)送/接收數(shù)據(jù)緩沖區(qū)，可以快速的進(jìn)行數(shù)據(jù)交互，最大通信速率達(dá)25Mbps。W5100支持且自動(dòng)識(shí)別全雙工和半雙工的數(shù)據(jù)傳輸模式，而且該芯片兼容10M和100M以太網(wǎng)。因此如何使用W5100實(shí)現(xiàn)以太網(wǎng)接口的解決方案，是亟需解決的問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)提出一種基于FPGA和W5100的以太網(wǎng)裝置及控制方法，為多網(wǎng)口互聯(lián)，以及基于FPGA的網(wǎng)絡(luò)通信，提供了一種穩(wěn)定快捷，低成本的解決方案。為達(dá)到上述目的，本專利技術(shù)的技術(shù)方案是這樣實(shí)現(xiàn)的，一種基于FPGA和W5100的以太網(wǎng)裝置，包括FPGA，以及通過(guò)FPGA的IO接口與FPGA連接的若干W5100芯片，所述FPGA通過(guò)有限狀態(tài)機(jī)控制W5100芯片的接口時(shí)序。進(jìn)一步的，W5100芯片的地址總線ADDR14～ADDR0分別與FPGA的IO接口的地址總線ADDR14～ADDR0連接，數(shù)據(jù)總線DATA7～DATA0分別與FPGA的IO接口的數(shù)據(jù)總線DATA7～DATA0連接，片選信號(hào)線CS與FPGA的IO接口的CS連接，WR、RD、INT信號(hào)線分別與FPGA的IO接口的WR、RD、INT信號(hào)線連接。進(jìn)一步的，所述FPGA控制W5100芯片的有限狀態(tài)機(jī)包括W5100_IDLE、W5100_INIT、W5100_Sn_INIT、W5100_JUDGE、W5100_DAT_RECV、W5100_DAT_SEND、W5100_CLOSED。一種應(yīng)用上述以太網(wǎng)裝置的控制方法，步驟為：(8)W5100_IDLE：對(duì)W5100進(jìn)行復(fù)位，復(fù)位時(shí)間要大于2us；(9)W5100_INIT：對(duì)W5100基礎(chǔ)寄存器進(jìn)行初始化；(10)W5100_Sn_INIT：對(duì)SOCK端口進(jìn)行設(shè)置以及建立TCP連接；(11)W5100_JUDGE：在這個(gè)狀態(tài)檢測(cè)是否有終止連接請(qǐng)求，是否有數(shù)據(jù)接收或者發(fā)送，F(xiàn)IFO是否有數(shù)據(jù)；(12)W5100_DAT_RECV：用于讀取接收的數(shù)據(jù)；(13)W5100_DAT_SEND：用于把數(shù)據(jù)寫(xiě)到發(fā)送緩沖區(qū)；(14)W5100_CLOSED：關(guān)閉TCP/IP連接。進(jìn)一步的，步驟(2)主要包括：基礎(chǔ)設(shè)置，包括模式寄存器，中斷屏蔽寄存器，重發(fā)時(shí)間寄存器，重發(fā)次數(shù)寄存器；網(wǎng)絡(luò)信息設(shè)置，包括網(wǎng)管地址寄存器，本機(jī)物理地址寄存器，子網(wǎng)掩碼寄存器，本機(jī)IP地址寄存器；端口存儲(chǔ)信息設(shè)置。進(jìn)一步的，步驟(3)主要工作流程為：(301)端口初始化，設(shè)置端口n模式寄存器，本機(jī)端口n的端口號(hào)，端口n命令寄存器；(302)偵聽(tīng)，設(shè)置命令寄存器為偵聽(tīng)模式；(303)等待連接成功，當(dāng)收到遠(yuǎn)程對(duì)端發(fā)來(lái)的連接請(qǐng)求，W5100將回復(fù)ACK數(shù)據(jù)包，并把狀態(tài)改變成連接狀態(tài)，需要讀取狀態(tài)寄存器，以獲得連接狀態(tài)。進(jìn)一步的，步驟(5)主要工作流程為：(501)獲取讀地址信息；(502)根據(jù)端口n接收緩沖區(qū)RX的基地址和RX屏蔽地址計(jì)算物理地址；(503)根據(jù)物理地址讀取接收的數(shù)據(jù)。進(jìn)一步的，步驟(6)主要工作流程為：(601)讀取端口n發(fā)送存儲(chǔ)器剩余空間寄存器，以便確定發(fā)送數(shù)據(jù)的大小；(602)讀取寫(xiě)指針寄存器，并計(jì)算物理地址；(603)根據(jù)物理地址把數(shù)據(jù)寫(xiě)到發(fā)送緩沖區(qū)。相對(duì)于現(xiàn)有技術(shù)，本專利技術(shù)所述基于FPGA和W5100的以太網(wǎng)裝置及控制方法的有益效果為：本專利技術(shù)使用低成本的FPGA+W5100是實(shí)現(xiàn)多網(wǎng)口項(xiàng)目的最優(yōu)解決方案，F(xiàn)PGA與W5100的結(jié)合既簡(jiǎn)化了FPGA的開(kāi)發(fā)難度，又簡(jiǎn)單了開(kāi)發(fā)成本，由于FPGA的可編程與多IO特性，本專利技術(shù)可以應(yīng)用在多接口，多協(xié)議的項(xiàng)目中。附圖說(shuō)明圖1是FPGA與W5100的硬件連接示意圖；圖2是控制W5100的狀態(tài)機(jī)示意圖。具體實(shí)施方式需要說(shuō)明的是，在不沖突的情況下，本專利技術(shù)的實(shí)施例及實(shí)施例中的特征可以相互組合。本專利技術(shù)利用可編程邏輯器件FPGA，通過(guò)有線狀態(tài)機(jī)控制W5100的接口時(shí)序，來(lái)控制以該芯片。由于FPGA的普通IO相較于MCU的GPIO多，因此，可用使用FPGA控制多個(gè)W5100以實(shí)現(xiàn)網(wǎng)絡(luò)數(shù)據(jù)的中轉(zhuǎn)，與通信協(xié)議的轉(zhuǎn)換。如以太網(wǎng)轉(zhuǎn)PCI，CAN等協(xié)議。由于FPGA的可編程與多IO特性，該專利可以應(yīng)用在多接口，多協(xié)議的項(xiàng)目中。如圖1所示，W5100芯片的地址總線ADDR14～ADDR0分別與FPGA的IO接口的地址總線ADDR14～ADDR0連接，數(shù)據(jù)總線DATA7～DATA0分別與FPGA的IO接口的數(shù)據(jù)總線DATA7～DATA0連接，片選信號(hào)線CS與FPGA的IO接口的CS連接，WR、RD、INT信號(hào)線分別與FPGA的IO接口的WR、RD、INT信號(hào)線連接。對(duì)于W5100的設(shè)計(jì)主要是通過(guò)有限狀態(tài)機(jī)來(lái)控制其接口時(shí)序，以實(shí)現(xiàn)對(duì)W5100的模式配置和數(shù)據(jù)的讀取與寫(xiě)入。其狀態(tài)機(jī)的設(shè)計(jì)如圖2所示：對(duì)W5100狀態(tài)控制的主要流程如下所示：W5100_IDLE：對(duì)W5100進(jìn)行復(fù)位，復(fù)位時(shí)間要大于2us；W5100_INIT：對(duì)W5100基礎(chǔ)寄存器進(jìn)行初始化，主要有基礎(chǔ)設(shè)置(模式寄存器，中斷屏蔽寄存器，重發(fā)時(shí)間寄存器，重發(fā)次數(shù)寄存器)，網(wǎng)絡(luò)信息設(shè)置(網(wǎng)管地址寄存器，本機(jī)物理地址寄存器，子網(wǎng)掩碼寄存器，本機(jī)IP地址寄存器)和端口存儲(chǔ)信息設(shè)置；W5100_Sn_INIT：對(duì)SOCK端口進(jìn)行設(shè)置以及建立TCP連接。其主要工作流程為：①端口初始化，設(shè)置端口n模式寄存器，本機(jī)端口n的端口號(hào)，端口n命令寄存器；②偵聽(tīng)，設(shè)置命令寄存器為偵聽(tīng)模式；③等待連接成功，當(dāng)收到遠(yuǎn)程對(duì)端發(fā)來(lái)的連接請(qǐng)求，W5100將回復(fù)ACK數(shù)據(jù)包，并把狀態(tài)改變成連接狀態(tài)。所以需要讀取狀態(tài)寄存器，以獲得連接狀態(tài)；W5100_JUDGE：在這個(gè)狀態(tài)檢測(cè)是否有終止連接請(qǐng)求，是否有數(shù)據(jù)接收或者發(fā)送FIFO是否有數(shù)據(jù)(發(fā)送/接收數(shù)據(jù)的優(yōu)先級(jí))；W5100_DAT_RECV：①獲取讀地址信息，②根據(jù)端口n接收緩沖區(qū)RX的基地址和RX屏蔽地址計(jì)算物理地址(由于緩沖區(qū)大小的問(wèn)題，以及數(shù)據(jù)包大小，讀取數(shù)據(jù)時(shí)地址可能遞增到最大后返回到基地址--反折)；③根據(jù)物理地址讀取接收的數(shù)據(jù)；W5100_DAT_SEND：①讀取端口n發(fā)送存儲(chǔ)器剩余空間寄存器，以便確定發(fā)送數(shù)據(jù)的大小，②讀取寫(xiě)指針寄存器，并計(jì)算物理地址，③根據(jù)物理地址把數(shù)據(jù)寫(xiě)到發(fā)送緩沖區(qū)；W5100_CLOSED：關(guān)閉TCP/IP連接。以上描述了本專利技術(shù)的基本原理、主要特征和實(shí)施方案等信息，但是本專利技術(shù)不受上述實(shí)施過(guò)程的限制，在不脫離專利技術(shù)精神和范圍的前提下，本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于FPGA和W5100的以太網(wǎng)裝置，其特征在于，包括FPGA，以及通過(guò)FPGA的IO接口與FPGA連接的若干W5100芯片，所述FPGA通過(guò)有限狀態(tài)機(jī)控制W5100芯片的接口時(shí)序。

【技術(shù)特征摘要】
1.一種基于FPGA和W5100的以太網(wǎng)裝置，其特征在于，包括FPGA，以及通過(guò)FPGA的IO接口與FPGA連接的若干W5100芯片，所述FPGA通過(guò)有限狀態(tài)機(jī)控制W5100芯片的接口時(shí)序。2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，W5100芯片的地址總線ADDR14～ADDR0分別與FPGA的IO接口的地址總線ADDR14～ADDR0連接，數(shù)據(jù)總線DATA7～DATA0分別與FPGA的IO接口的數(shù)據(jù)總線DATA7～DATA0連接，片選信號(hào)線CS與FPGA的IO接口的CS連接，WR、RD、INT信號(hào)線分別與FPGA的IO接口的WR、RD、INT信號(hào)線連接。3.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述FPGA控制W5100芯片的有限狀態(tài)機(jī)包括W5100_IDLE、W5100_INIT、W5100_Sn_INIT、W5100_JUDGE、W5100_DAT_RECV、W5100_DAT_SEND、W5100_CLOSED。4.一種應(yīng)用權(quán)利要求1-3任一項(xiàng)所述以太網(wǎng)裝置的控制方法，其特征在于，步驟為：(1)W5100_IDLE：對(duì)W5100進(jìn)行復(fù)位，復(fù)位時(shí)間要大于2us；(2)W5100_INIT：對(duì)W5100基礎(chǔ)寄存器進(jìn)行初始化；(3)W5100_Sn_INIT：對(duì)SOCK端口進(jìn)行設(shè)置以及建立TCP連接；(4)W5100_JUDGE：在這個(gè)狀態(tài)檢測(cè)是否有終止連接請(qǐng)求，是否有數(shù)據(jù)接收或者發(fā)...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：蔣華利，常濤，耿彎彎，張宇，馬英英，
申請(qǐng)(專利權(quán))人：天津光電通信技術(shù)有限公司，
類型：發(fā)明
國(guó)別省市：天津,12