存儲器單元及非易失性半導體存儲裝置制造方法及圖紙

本發(fā)明專利技術不會受到通過量子隧道效應向電荷存儲層(EL)注入電荷所需的電荷存儲柵電壓的限制，可將位線(BL1)和源線(SL)的電壓值降低至通過第一選擇柵構造體(5)和第二選擇柵構造體(6)阻斷位線(BL1)與溝道層(CH)的電連接和源線(SL)與溝道層(CH)的電連接所需的電壓值，因此，相應于這些位線(BL1)和源線(SL)的電壓降低，能夠使第一選擇柵構造體(5)的第一選擇柵絕緣膜(30)和第二選擇柵構造體(6)的第二選擇柵絕緣膜(33)的各膜厚度變薄，相應地能夠?qū)崿F(xiàn)高速動作，且，相應于在位線(BL1)和源線(SL)中的電壓降低，在控制存儲器單元的周邊電路中也能夠使電場效應晶體管的柵絕緣膜的膜厚度變薄，相應地能夠縮小周邊電路的面積。

Memory unit and nonvolatile semiconductor storage device

\u672c\u53d1\u660e\u4e0d\u4f1a\u53d7\u5230\u901a\u8fc7\u91cf\u5b50\u96a7\u9053\u6548\u5e94\u5411\u7535\u8377\u5b58\u50a8\u5c42(EL)\u6ce8\u5165\u7535\u8377\u6240\u9700\u7684\u7535\u8377\u5b58\u50a8\u6805\u7535\u538b\u7684\u9650\u5236\uff0c\u53ef\u5c06\u4f4d\u7ebf(BL1)\u548c\u6e90\u7ebf(SL)\u7684\u7535\u538b\u503c\u964d\u4f4e\u81f3\u901a\u8fc7\u7b2c\u4e00\u9009\u62e9\u6805\u6784\u9020\u4f53(5)\u548c\u7b2c\u4e8c\u9009\u62e9\u6805\u6784\u9020\u4f53(6)\u963b\u65ad\u4f4d\u7ebf(BL1)\u4e0e\u6c9f\u9053\u5c42(CH)\u7684\u7535\u8fde\u63a5\u548c\u6e90\u7ebf(SL)\u4e0e\u6c9f\u9053\u5c42(CH)\u7684\u7535\u8fde\u63a5\u6240\u9700\u7684\u7535\u538b\u503c\uff0c\u56e0\u6b64\uff0c\u76f8\u5e94\u4e8e\u8fd9\u4e9b\u4f4d\u7ebf(BL1)\u548c\u6e90\u7ebf(SL)\u7684\u7535\u538b\u964d\u4f4e\uff0c\u80fd\u591f\u4f7f\u7b2c\u4e00\u9009\u62e9\u6805\u6784\u9020\u4f53(5)\u7684\u7b2c\u4e00\u9009\u62e9\u6805\u7edd\u7f18\u819c(30)\u548c\u7b2c\u4e8c\u9009\u62e9\u6805\u6784\u9020\u4f53(6)\u7684\u7b2c\u4e8c\u9009\u62e9\u6805\u7edd\u7f18\u819c(33)\u7684\u5404\u819c\u539a\u5ea6\u53d8\u8584\uff0c\u76f8\u5e94\u5730\u80fd\u591f\u5b9e\u73b0\u9ad8\u901f\u52a8\u4f5c\uff0c\u4e14\uff0c\u76f8\u5e94\u4e8e\u5728\u4f4d\u7ebf(BL1)\u548c\u6e90\u7ebf(SL)\u4e2d\u7684\u7535\u538b\u964d\u4f4e\uff0c\u5728\u63a7\u5236\u5b58\u50a8\u5668\u5355\u5143\u7684\u5468\u8fb9\u7535\u8def\u4e2d\u4e5f\u80fd\u591f\u4f7f\u7535\u573a\u6548\u5e94\u6676\u4f53\u7ba1\u7684\u6805\u7edd\u7f18\u819c The thickness of the film is thinned so that the area of the peripheral circuit can be reduced accordingly.

【技術實現(xiàn)步驟摘要】
【國外來華專利技術】存儲器單元及非易失性半導體存儲裝置
本專利技術涉及一種存儲器單元及非易失性半導體存儲裝置。
技術介紹
現(xiàn)有技術中，特開2011-129816(專利文獻1)中公開了一種存儲器柵構造體配置在兩個選擇柵構造體之間的存儲器單元(參照專利文獻1中的圖16)。實際上，所述存儲器單元包括與位線連接的漏區(qū)域和與源線連接的源區(qū)域，從所述漏區(qū)域朝向源區(qū)域，在存儲器阱中依次配置形成一個選擇柵構造體、存儲器柵構造體及另一選擇柵構造體。具有這種結構的存儲器單元中，在存儲器柵構造體上設置有電荷存儲層，通過向所述電荷存儲層注入電荷來寫入數(shù)據(jù)，或者通過從所述電荷存儲層抽出電荷來擦除數(shù)據(jù)。實際上，這種存儲器單元中，向電荷存儲層注入電荷時，與源線連接的另一選擇柵構造體中阻斷電壓，而且從位線將低電壓的位電壓通過一個選擇柵構造體施加到存儲器柵構造體的溝道層。此時，存儲器柵構造體中，在存儲器柵極施加高電壓的存儲器柵電壓，通過因位電壓與存儲器柵電壓的電壓差而產(chǎn)生的量子隧道效應向電荷存儲層注入電荷。具有這種結構的存儲器單元以矩陣形狀配置的非易失性半導體存儲裝置中，多個存儲器單元共用被施加高電壓的存儲器柵電壓的存儲器柵線。因此，為了向一個存儲器單元的電荷存儲層注入電荷而在存儲器柵線施加高電壓的存儲器柵電壓時，在共用所述存儲器柵線的其他存儲器單元中，即使在向電荷存儲層不注入電荷時，高電壓的存儲器柵電壓也會被施加到存儲器柵極。因此，在這種情況下，在向電荷存儲層不注入電荷的存儲器單元中，與源線連接的另一選擇柵構造體中，阻斷向溝道層施加電壓，而且通過一個選擇柵構造體，從位線將高電壓的位電壓施加到存儲器柵構造體的溝道層。由此，在高電壓的存儲器柵電壓被施加到存儲器柵極的存儲器柵構造體中，高電壓的位電壓被施加到溝道層，因此，存儲器柵極與溝道層的電壓差縮小，結果，不發(fā)生量子隧道效應而無法向電荷存儲層注入電荷。現(xiàn)有技術文獻專利文獻專利文獻1：特開2011-129816號公報
技術實現(xiàn)思路
要解決的技術問題如上所述，現(xiàn)有技術中，不向電荷存儲層注入電荷的存儲器單元中，為了阻止電荷注入到電荷存儲層，對于高電壓的存儲器柵電壓，需要相應地從位線向溝道層施加高電壓的位電壓。因此，具有這種結構的存儲器單元中，需要增加與位線連接的一個選擇柵構造體的選擇柵絕緣膜的膜厚度以抵抗高電壓的位電壓，相應地難以實現(xiàn)高速動作。另外，如上所述的現(xiàn)有的存儲器單元中，阻止電荷注入到電荷存儲層時，有時向位線施加高電壓的位電壓，因此，控制存儲器單元的周邊電路中，也需要增加電場效應晶體管的柵絕緣膜的膜厚度，以抵抗高電壓的位電壓，從而導致周邊電路的面積增大。因此，本專利技術是考慮以上的問題而提出的，其目的在于提供一種與現(xiàn)有技術相比能夠?qū)崿F(xiàn)高速動作，且能夠縮小周邊電路的面積的存儲器單元及非易失性半導體裝置。為解決課題的技術手段用于解決上述問題的本專利技術的存儲器單元，其特征在于，包括：漏區(qū)域，形成在存儲器阱表面，與位線連接；源區(qū)域，形成在所述存儲器阱表面，與源線連接；存儲器柵構造體，形成在所述漏區(qū)域與所述源區(qū)域之間，在所述存儲器阱上依次層疊形成有下部存儲器柵絕緣膜、電荷存儲層、上部存儲器柵絕緣膜及存儲器柵極；第一選擇柵構造體，具有在所述漏區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第一選擇柵絕緣膜形成有第一選擇柵極的結構，在所述存儲器柵構造體的一側壁上夾著一側壁隔片而鄰接；及第二選擇柵構造體，具有在所述源區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第二選擇柵絕緣膜形成有第二選擇柵極的結構，在所述存儲器柵構造體的另一側壁上夾著另一側壁隔片而鄰接，其中，即使向所述存儲器柵極被施加通過量子隧道效應向所述電荷存儲層注入電荷所需的電荷存儲柵電壓并在與所述存儲器柵極相對的所述存儲器阱表面形成溝道層，通過所述第一選擇柵構造體阻斷所述漏區(qū)域與所述溝道層的電連接，且通過所述第二選擇柵構造體阻斷所述源區(qū)域與所述溝道層的電連接，從而以包圍基于所述電荷存儲柵電壓而溝道電位上升的所述溝道層的方式形成耗盡層，縮小所述存儲器柵極與所述溝道層之間的電壓差而阻止電荷注入到所述電荷存儲層內(nèi)，且通過所述耗盡層阻止溝道電位從所述溝道層到達所述第一選擇柵絕緣膜和所述第二選擇柵絕緣膜。另外，本專利技術的存儲器單元，其特征在于，漏區(qū)域，形成在存儲器阱表面，與位線連接；源區(qū)域，形成在所述存儲器阱表面，與源線連接；存儲器柵構造體，形成在所述漏區(qū)域與所述源區(qū)域之間，在所述存儲器阱上依次層疊形成有下部存儲器柵絕緣膜、電荷存儲層、上部存儲器柵絕緣膜及存儲器柵極；第一選擇柵構造體，具有在所述漏區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第一選擇柵絕緣膜形成有第一選擇柵極的結構，在所述存儲器柵構造體的一側壁上夾著一側壁隔片而鄰接；及第二選擇柵構造體，具有在所述源區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第二選擇柵絕緣膜形成有第二選擇柵極的結構，在所述存儲器柵構造體的另一側壁上夾著另一側壁隔片而鄰接，其中，所述存儲器柵構造體具有所述電荷存儲層僅形成在所述存儲器柵極與所述存儲器阱相對的區(qū)域，在所述存儲器柵構造體與所述第一選擇柵構造體之間的所述一側壁隔片和所述存儲器柵構造體與所述第二選擇柵構造體之間的所述另一側壁隔片上沒有形成所述電荷存儲層的結構，夾著所述側壁隔片沿所述存儲器柵極的側壁相對配置的所述第一選擇柵極和所述第二選擇柵極相對于所述存儲器柵極形成為側壁形狀。這種存儲器單元中，即使向存儲器柵極施加通過量子隧道效應向電荷存儲層注入電荷所需的電荷存儲柵電壓而在與所述存儲器柵極相對的所述存儲器阱表面形成溝道層，通過所述第一選擇柵構造體阻斷所述漏區(qū)域與所述溝道層的電連接，且通過所述第二選擇柵構造體阻斷所述源區(qū)域與所述溝道層的電連接，從而以包圍基于所述電荷存儲柵電壓而溝道電位上升的所述溝道層的方式可形成耗盡層，結果，使所述存儲器柵極與所述溝道層之間的電壓差變小，從而能夠阻止電荷注入到所述電荷存儲層內(nèi)，且通過所述耗盡層能夠阻止溝道電位從所述溝道層到達所述第一選擇柵絕緣膜和所述第二選擇柵絕緣膜。另外，本專利技術的非易失性半導體裝置，其特征在于，所述非易失性半導體裝置為與位線和源線連接的存儲器單元以矩陣形狀配置的非易失性半導體裝置，所述存儲器單元為權利要求的任一項所述的存儲器單元。有益效果根據(jù)本專利技術，不會受到通過量子隧道效應向電荷存儲層注入電荷所需的電荷存儲柵電壓的限制，能夠?qū)⑽痪€和源線的電壓值降低至通過第一選擇柵構造體和第二選擇柵構造體阻斷位線與溝道層的電連接和源線與溝道層的電連接所需的電壓值，相應于所述位線和源線的電壓降低，能夠相應地使第一選擇柵構造體的第一選擇柵絕緣膜和第二選擇柵構造體的第二選擇柵絕緣膜的各個膜厚度變薄，從而能夠?qū)崿F(xiàn)高速動作。另外，根據(jù)本專利技術，能夠降低施加在位線和源線的電壓，因此，控制存儲器單元的周邊電路中，也能夠使電場效應晶體管的柵絕緣膜的膜厚度變薄，相應地能夠縮小周邊電路的面積。附圖說明圖1是示出本專利技術的包括存儲器單元的非易失性半導體存儲裝置的電路結構的電路圖。圖2是示出本專利技術的存儲器單元的側剖面結構的剖視圖。圖3是用于說明存儲器柵構造體的柵絕緣膜電容和耗盡層電容的示意圖。圖4是示出數(shù)據(jù)寫入動作、數(shù)據(jù)讀取動作、及數(shù)據(jù)擦除動作時的各部位的電壓值的一例的表。本文檔來自技高網(wǎng)...

【技術保護點】
一種存儲器單元，其特征在于，包括：漏區(qū)域，形成在存儲器阱表面，與位線連接；源區(qū)域，形成在所述存儲器阱表面，與源線連接；存儲器柵構造體，形成在所述漏區(qū)域與所述源區(qū)域之間，在所述存儲器阱上依次層疊形成有下部存儲器柵絕緣膜、電荷存儲層、上部存儲器柵絕緣膜及存儲器柵極；第一選擇柵構造體，具有在所述漏區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第一選擇柵絕緣膜形成有第一選擇柵極的結構，在所述存儲器柵構造體的一側壁上夾著一側壁隔片而鄰接；及第二選擇柵構造體，具有在所述源區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第二選擇柵絕緣膜形成有第二選擇柵極的結構，在所述存儲器柵構造體的另一側壁上夾著另一側壁隔片而鄰接，其中，即使向所述存儲器柵極被施加通過量子隧道效應向所述電荷存儲層注入電荷所需的電荷存儲柵電壓并在與所述存儲器柵極相對的所述存儲器阱表面形成溝道層，通過所述第一選擇柵構造體阻斷所述漏區(qū)域與所述溝道層的電連接，且通過所述第二選擇柵構造體阻斷所述源區(qū)域與所述溝道層的電連接，從而以包圍基于所述電荷存儲柵電壓而溝道電位上升的所述溝道層的方式形成耗盡層，縮小所述存儲器柵極與所述溝道層之間的電壓差，由此阻止電荷注入到所述電荷存儲層內(nèi)，同時通過所述耗盡層阻止溝道電位從所述溝道層到達所述第一選擇柵絕緣膜和所述第二選擇柵絕緣膜。...

【技術特征摘要】
【國外來華專利技術】2014.10.15 JP 2014-2110951.一種存儲器單元，其特征在于，包括：漏區(qū)域，形成在存儲器阱表面，與位線連接；源區(qū)域，形成在所述存儲器阱表面，與源線連接；存儲器柵構造體，形成在所述漏區(qū)域與所述源區(qū)域之間，在所述存儲器阱上依次層疊形成有下部存儲器柵絕緣膜、電荷存儲層、上部存儲器柵絕緣膜及存儲器柵極；第一選擇柵構造體，具有在所述漏區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第一選擇柵絕緣膜形成有第一選擇柵極的結構，在所述存儲器柵構造體的一側壁上夾著一側壁隔片而鄰接；及第二選擇柵構造體，具有在所述源區(qū)域與所述存儲器柵構造體之間的所述存儲器阱上夾著第二選擇柵絕緣膜形成有第二選擇柵極的結構，在所述存儲器柵構造體的另一側壁上夾著另一側壁隔片而鄰接，其中，即使向所述存儲器柵極被施加通過量子隧道效應向所述電荷存儲層注入電荷所需的電荷存儲柵電壓并在與所述存儲器柵極相對的所述存儲器阱表面形成溝道層，通過所述第一選擇柵構造體阻斷所述漏區(qū)域與所述溝道層的電連接，且通過所述第二選擇柵構造體阻斷所述源區(qū)域與所述溝道層的電連接，從而以包圍基于所述電荷存儲柵電壓而溝道電位上升的所述溝道層的方式形成耗盡層，縮小所述存儲器柵極與所述溝道層之間的電壓差，由此阻止電荷注入到所述電荷存儲層內(nèi)，同時通過所述耗盡層阻止溝道電位從所述溝道層到達所述第一選擇柵絕緣膜和所述第二選擇柵絕緣膜。2.根據(jù)權利要求1所述的存儲器單元，其特征在于，所述第一選擇柵極與所述第二選擇柵極之間的所述存儲器阱的雜質(zhì)濃度低于所述漏區(qū)域和所述源區(qū)域的雜質(zhì)濃度，且在形成所述耗盡層時，雜質(zhì)濃度被選定為通過所述耗盡層阻止所述溝道電位從所述溝道層到達所述第一選擇柵絕緣膜和所述第二柵絕緣膜的雜質(zhì)濃度。3.根據(jù)權利要求1或2所述的存儲器單元，其特征在于，在向所述電荷存儲層注入電荷時，通過所述第二選擇柵構造體阻斷從所述源線向所述溝道層施加電壓，通過所述第一選擇柵構造體從所述位線向所述溝道層施加位電壓，通過所述電荷存儲柵電壓與所述位電壓的電壓差向所述電荷存儲層注入電荷。4.根據(jù)權利要求1至3中任一項所述的存儲器單元，其特征在于，所述電荷存儲層僅形成在所述存儲器柵極與所述存儲器阱相對的區(qū)域，在所述存儲器柵構造體與所述第一選擇柵構造體之間的所述一側壁隔片和所述存儲器柵構造體與所述第二選擇柵構造體之間的所述另一側壁隔片上沒有形成所述電荷存儲層。5.根據(jù)權利要求1至4中任一項所述存儲器單元，其特征在于，在通過量子隧道效應向所述電荷存儲層注入電荷之前，使所述溝道電位與所述位線電位或所述源線電位一致...

【專利技術屬性】
技術研發(fā)人員：品川裕，谷口泰弘，葛西秀男，櫻井良多郎，川嶋泰彥，戶谷達郎，奧山幸祐，
申請(專利權)人：株式會社佛羅迪亞，
類型：發(fā)明
國別省市：日本,JP