半導體裝置及半導體裝置的制造方法制造方法及圖紙

在電路部中設置有在深度方向上貫穿襯底正面側的p

Semiconductor device and method of manufacturing semiconductor device

In the circuit section, a p is disposed in the depth direction across the substrate front side

【技術實現步驟摘要】
【國外來華專利技術】半導體裝置及半導體裝置的制造方法
本專利技術涉及一種半導體裝置及半導體裝置的制造方法。
技術介紹
以往，出于功率半導體元件的高可靠性、小型化和低成本化的目的，眾所周知將縱向型功率半導體元件和該縱向型功率半導體元件的控制、保護用電路用的橫向型半導體元件設置在同一半導體基板(半導體芯片)上的功率半導體裝置(例如參照下述專利文獻1、2)。關于現有的半導體裝置的結構，以將輸出級用的縱向型n溝道功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金屬氧化物半導體場效應晶體管)和控制電路用的橫向型CMOS(ComplementaryMOS：互補型MOS)設置在同一半導體基板的功率半導體裝置為例進行說明。圖13是表示現有的半導體裝置的結構的截面圖。圖13所示的現有的半導體裝置是將輸出級用的縱向型n溝道功率MOSFET作為溝槽柵結構的縱向型MOSFET110的車載用的高壓側型功率IC(IntegratedCircuit：集成電路)的一個示例。如圖13所示，現有的半導體裝置在n型半導體襯底(半導體基板)上具備輸出級部、電路部和從浪涌中保護它們的保護元件部，n型半導體襯底(半導體基板)是在n+型支撐基板101的正面上層疊n-型半導體層102而成的。在輸出級部中設置有輸出級用的縱向型MOSFET110。在電路部中設置有控制電路用的橫向型CMOS等。僅圖示在電路部中，在構成控制電路用的橫向型CMOS的互補連接的橫向型p溝道MOSFET和橫向型n溝道MOSFET中的橫向型n溝道MOSFET120。在保護元件部中設置有作為保護元件部的縱向型二極管130。在輸出級部中，n+型支撐基板101和n-型半導體層102分別作為漏極層和漂移層發揮作用。連接到襯底背面(n+型支撐基板101的背面)的漏極109(漏極端子)是連接有車載用電池的電源電壓端子(以下，稱為VCC端子)。在襯底正面側(n-型半導體層102的相對于n+型支撐基板101側的相反側)設置有接地端子(以下，稱為GND端子)和輸出端子(以下，稱為OUT端子)。在OUT端子中電連接有縱向型MOSFET110的n+型源區107和p++型擴散區108。符號103～106分別表示縱向型MOSFET110的溝槽、柵極絕緣膜、柵極和p型基區。構成電路部的橫向型CMOS的橫向型n溝道MOSFET120配置在p-型基區121的內部，所述p-型基區121選擇性地設置在襯底正面的表面層上。此外，在p-型基區121的內部，在p-型基區121的外周附近，與橫向型n溝道MOSFET120的n+型源區122和n+型漏區123分離地設置有p+型擴散區124。p+型擴散區124的深度與p-型基區121的深度相同，或者比p-型基區121的深度深。在圖13中示出p+型擴散區124的深度比p-型基區121的深度深的情形。該p+型擴散區124，作為防止因層疊在襯底正面上的布線層的電位而產生的p-型基區121的反轉的反轉防止層發揮作用。在p+型擴散區124的內部選擇性地設置有成為與布線層的接觸部(電性接觸部)的p++型接觸區125。在圖13中示出橫向型n溝道MOSFET120用于控制電路內的CMOS反相器或者ED(Enhancement/DepIetion)反相器、電阻負載反相器等的各種逆變電路(invertercircuit)時的一個示例，橫向型n溝道MOSFET120的連接到n+型源區122的源極端子與GND端子電連接。作為背柵極的p-型基區121也經由p+型擴散區124和p++型接觸區125與GND端子電連接。符號126表示橫向型n溝道MOSFET120的柵極。在橫向型n溝道MOSFET120的連接有n+型漏區123的漏極端子連接有橫向型p溝道MOSFET或者耗盡型MOSFET、電阻元件等電路元件111，構成控制電路內的各種逆變電路。電路元件111經由電源電路112連接到選擇性地設置在襯底正面的表面層的n+型擴散區113。電源電路112由耐高壓的電路元件(未圖示)構成，接受n型半導體襯底的電源電壓電位(VCC端子的電位)并向電路元件111輸出低電位，并向由橫向型n溝道MOSFET120和電路元件111組成的各種逆變電路供給電源電壓。這種車載用的功率IC需要較高的浪涌電阻。在VCC端子和GND端子之間施加有ESD(Electro-StaticDischarge:靜電放電)等高浪涌電壓時，浪涌依次從VCC端子到n-型半導體層102、電源電路112、電路元件111、橫向型n溝道MOSFET120和GND端子的路徑侵入，并施加高電壓。在這些浪涌所侵入的各構成部中，電路元件111或者橫向型n溝道MOSFET120的尺寸小，元件單體的浪涌電阻低。為此，在VCC端子和GND端子之間并聯有浪涌電流吸收用(浪涌保護用)的縱向型二極管130。縱向型二極管130由在襯底正面的表面層選擇性地設置有p+型擴散區131的pn結構成。為了使在與橫向型n溝道MOSFET120相同的n型半導體襯底中形成縱向型二極管130時不增加工序，同時形成縱向型二極管130的p+型擴散區131與橫向型n溝道MOSFET120的p+型擴散區124。對于縱向型二極管130，在VCC端子和GND端子之間施加有浪涌電壓時發生雪崩擊穿(Avalanchebreakdown)，使電流I101從VCC端子側通過p+型擴散區131和p++型接觸區132沿著朝向GND端子的縱向流動并吸收浪涌電流。另一方面，在設置于電路部(設置有橫向型n溝道MOSFET120的區域)的p+型擴散區124和n-型半導體102之間也與縱向型二極管130同樣地形成有pn結。在該p+型擴散區124和n-型半導體層102之間的pn結也以與縱向型二極管130相同程度的外加電壓擊穿。這與在電路部內置有多個比縱向型二極管130的pn結面積小的縱向型二極管(以下，稱為電路部二極管)127相等，可以將在功率IC中占較大面積的電路部的一部分作為浪涌保護用的縱向型二極管130使用。因此，能夠擴大浪涌保護用的縱向型二極管130的有效的pn結面積?？v向型二極管130的擊穿電流(breakdowncurrent)量(不發生電流擊穿的最大電流值)與pn結面積成比例地變大。因此，通過使用電路部的一部分構成電路部二極管127，與單獨構成縱向型二極管130的情況相比，能夠提高縱向型二極管130自身的耐擊穿性，與此同時，能夠提高功率IC的浪涌電阻。此外，縱向型二極管130的耐壓隨著溫度的上升而增加。為此，即使電流集中到使用電路部的一部分構成的pn結面積較小的電路部二極管127，電路部二極管127的耐壓隨著發熱而增加，電流向電路部二極管127的聚集會得到緩和。因此，即使如上所述使電路部二極管127散在于電路部，也很難發生電路部的局部擊穿。另一方面，并不僅限于功率IC，己知通常使用雙極型元件替代二極管作為浪涌保護用的保護元件來提高浪涌電阻的技術。在使用雙極型元件作為浪涌保護用的保護元件時，通過利用雙極型元件的回跳特性提高浪涌電流的吸收能力，由此提高被保護元件的浪涌電阻。由于雙極型元件的回跳特性取決于器件結構，為了改進該特性而提出了具有各種雙極型結構的保護元件(例如，參照下本文檔來自技高網...

【技術保護點】
一種半導體裝置，其特征在于，具備：第二導電型的第一半導體區，其選擇性地設置于第一導電型的半導體基板的第一主面的表面層；半導體元件的元件結構，其設置于所述第一半導體區內；第一導電型的第二半導體區，其選擇性地設置于所述第一半導體區的內部，并構成所述半導體元件的元件結構；第二導電型的第三半導體區，其在深度方向上貫穿所述第一半導體區，以所述第一半導體區的深度以上的深度且包圍所述半導體元件的元件結構的方式被選擇性地設置，并且雜質濃度比所述第一半導體區的雜質濃度高；第二導電型的第四半導體區，其以與所述第一半導體區分離的方式選擇性地設置于所述半導體基板的第一主面的表面層；第一導電型的第五半導體區，其選擇性地設置于所述第四半導體區的內部；第二導電型的第六半導體區，其在深度方向上貫穿所述第四半導體區，且以所述第四半導體區的深度以上的深度被選擇性地設置，并且雜質濃度比所述第四半導體區的雜質濃度高；第一電極，其電連接到所述第二半導體區、所述第三半導體區、所述第四半導體區和所述第五半導體區；以及第二電極，其連接到所述半導體基板的第二主面。

【技術特征摘要】
【國外來華專利技術】2015.03.17 JP 2015-0539801.一種半導體裝置，其特征在于，具備：第二導電型的第一半導體區，其選擇性地設置于第一導電型的半導體基板的第一主面的表面層；半導體元件的元件結構，其設置于所述第一半導體區內；第一導電型的第二半導體區，其選擇性地設置于所述第一半導體區的內部，并構成所述半導體元件的元件結構；第二導電型的第三半導體區，其在深度方向上貫穿所述第一半導體區，以所述第一半導體區的深度以上的深度且包圍所述半導體元件的元件結構的方式被選擇性地設置，并且雜質濃度比所述第一半導體區的雜質濃度高；第二導電型的第四半導體區，其以與所述第一半導體區分離的方式選擇性地設置于所述半導體基板的第一主面的表面層；第一導電型的第五半導體區，其選擇性地設置于所述第四半導體區的內部；第二導電型的第六半導體區，其在深度方向上貫穿所述第四半導體區，且以所述第四半導體區的深度以上的深度被選擇性地設置，并且雜質濃度比所述第四半導體區的雜質濃度高；第一電極，其電連接到所述第二半導體區、所述第三半導體區、所述第四半導體區和所述第五半導體區；以及第二電極，其連接到所述半導體基板的第二主面。2.一種半導體裝置，其特征在于，具備：第二導電型的第一半導體區，其選擇性地設置于第一導電型的半導體基板的第一主面的表面層；半導體元件的元件結構，其設置于所述第一半導體區內；第一導電型的第二半導體區，其選擇性地設置于所述第一半導體區的內部，并構成所述半導體元件的元件結構；第二導電型的第三半導體區，其以包圍所述半導體元件的元件結構的方式選擇性地設置于所述第一半導體區的內部，且雜質濃度比所述第一半導體區的雜質濃度高；第二導電型的第四半導體區，其以與所述第一半導體區分離的方式選擇性地設置于所述半導體基板的第一主面的表面層；第一導電型的第五半導體區，其選擇性地設置于所述第四半導體區的內部；第二導電型的第六半導體區，其選擇性地設置在所述第四半導體區的內部，且雜質濃度比所述第四半導體區的雜質濃度高；第一電極，其電連接到所述第二半導體區、所述第三半導體區、所述第四半導體區和所述第五半導體區；以及第二電極，其連接到所述半導體基板的第二主面。3.根據權利要求1所述的半導體裝置，其特征在于，所述半導體裝置還具備第二導電型的第七半導體區，該第二導電型的第七半導體區選擇性地設置于所述第四半導體區的內部，且雜質濃度比所述第四半導體區的雜質濃度高，所述第一電極經由所述第七半導體區而電連接到所述第四半導體區，所述第五半導體區配置在所述第六半導體區與所述第七半導體區之間。4.根據權利要求1所述的半導體裝置，其特征在于，所述半導體裝置還具備第二導電型的第七半導體區，該第二導電型的第七半導體區選擇性地設置于所述第四半導體區的內部，且雜質濃度比所述第四半導體區的雜質濃度高，所述第一電極經由所述第七半導體區而電連接到所述第四半導體區，所述第七半導體區以與所述第六半導體區分離的方式配置，所述第五半導體區選擇性地設置于所述第六半導體區的內部。5.根據權利要求1所述的半導體裝置，其特征在于，所述半導體裝置還具備第二導電型的第七半導體區，該第二導電型的第七半導體區選擇性地設置于所述第六半導體區的內部，且雜質濃度比所述第六半導體區的雜質濃度高，所述第一電極經由所述第七半導體區而電連接到所述第四半導體區，所述第五半導體區選擇性地設置于所述第六半導體區的內部。6.根據權利要求1所述的半導體裝置，其特征在于，所述半導體裝置還具備第二導電型的第七半導體區，該第二導電型的第七半導體區選擇性地設置于所述第六半導體區的內部，且雜質濃度比所述第六半導體區的雜質濃度高，所述第一電極經由所述第七半導體區而電連接到所述第四半導體區，所述第五半導體區以與所述第六半導體區分離的方式配置。7.根據權利要求3所述的半導體裝置，其特征在于，所述第五半導體區以包圍所述第七半導體區的周圍的方式配置。8.根據權利要求3所述的半導體裝置，其特征在于，所述第五半導體區以包圍所述第七半導體區的周圍的方式配置，所述第六半導體區以包圍所述第五半導體區的周圍的方式配置。9.根據權利要求3所述的半導體裝置，其特征在于，所述第六半導體區以包圍所述第七半導體區的周圍的方式配置。10.根據權利要求3所述的半導體裝置，其特征在于，所述第六半導體區以包圍所述第五半導體區的周圍的方式配置。11.根據權利要求1所述的半導體裝置，其特征在于，所述第六半導體區具有與所述第三半導體區相同的雜質濃度和深度。12.根據權利要求1所述的半導體裝置，其特征在于，所述第四半導體區具有與所述第一半導體區相同的雜質濃度和深度。13.一種半導體裝置，其特征在于，具備：第二導電型的第一半導體區，其選擇性地設置于第一導電型的半導體基板的第一主面的表面層；半導體元件的元件結構，其設置于所述第一半導體區內；第一導電型的第二半導體區，其選擇性地設置于所述第一半導體區的內部，并構成所述半導體元件的元件結構；第二導電型的第三半導體區，其在深度方向上貫穿所述第一半導體區，以所述第一半導體區的深度以上的深度且包圍所述半導體元件的元件結構的方式被選擇性地設置，并且雜質濃度比所述第一半導體區的雜質濃度高；第二導電型的第四半導體區，其以與所述第一半導體區分離的方式選擇性地設置于所述半導體基板的第一主面的表面層；第一導電型的第五半導體區，其選擇性地設置于所述第四半導體區的內部；第一電極，其電連接到所述第二半導體區、所述第三半導體區、所述第四半導體區和所述第五半導體區；以及第二電極，其連接到所述半導體基板的第二主面。14.根據權利要求13所述的半導體裝置，其特征在于，所述半導體裝置還具備第二導電型的第六半導體區，該第二導電型的第六半導體區選擇性地設置于所述第四半導體區的內部，且雜質濃度比所述第四半導體區的雜質濃度高，所述第一電極經由所述第六半導體區而電連接到所述第四半導體區，所述第五半導體區以包圍所述第六半導體區的周圍的方式配置。15.根據權利要求1所述的半導體裝置，其特征在于，以使由所述第五半導體區、所述第四半導體區和所述半導體基板組成的寄生雙極型元件或者由所述第五半導體區、所述第六半導體區和所述半導體基板組成的寄生雙極型元件開始回跳的電壓低于由所述第二半導體區、所述第一半導體區和所述半導體基板組成的寄生雙極型...

【專利技術屬性】
技術研發人員：豐田善昭，片倉英明，
申請(專利權)人：富士電機株式會社，
類型：發明
國別省市：日本,JP