柵極驅動單元、驅動方法、柵極驅動電路和顯示裝置制造方法及圖紙

本發明專利技術提供一種柵極驅動單元、驅動方法、柵極驅動電路和顯示裝置。所述柵極驅動單元包括柵極驅動信號輸出端，還包括：輸入模塊；存儲模塊；復位模塊；上拉節點控制模塊；輸出模塊；以及，下拉節點控制模塊，在輸入階段控制下拉控制節點與上拉節點連接，以使得下拉控制節點的電位為第一電平，在輸出階段控制維持下拉控制節點的電位為第一電平，當所述下拉控制節點的電位為第一電平時控制下拉節點與所述第三電平輸入端連接，在復位階段控制下拉控制節點與上拉節點連接，以使得下拉控制節點的電位為第二電平，從而控制下拉節點與第一電平輸入端連接。本發明專利技術能夠解決現有的柵極驅動單元抗干擾性能弱的問題。

【技術實現步驟摘要】
柵極驅動單元、驅動方法、柵極驅動電路和顯示裝置
本專利技術涉及顯示驅動
，尤其涉及一種柵極驅動單元、驅動方法、柵極驅動電路和顯示裝置。
技術介紹
GOA(GateDriveonArray，設置在陣列基板上的柵極驅動電路)是將柵極驅動電路集成在陣列基板上，取代柵極驅動IC(IntegratedCircuit，集成電路)的技術。隨著平板顯示制造業的不斷發展，TFT(薄膜晶體管)的開關特性不斷提高，將移位寄存器集成在平板顯示面板上成為可能，在平板顯示的陣列基板制作過程中將像素與驅動像素的柵極驅動以為寄存器同時制作出來，不但提高了顯示面板的集成度，省去了柵極驅動IC，還簡化了制作工序，降低了成本。隨著Panel(面板)內部的電路功能越來越復雜，其電路布線結構也隨之復雜化，線間的信號容易發生串擾，一個有效的抗干擾性能強的GOA就顯得非常重要。
技術實現思路
本專利技術的主要目的在于提供一種柵極驅動單元、驅動方法、柵極驅動電路和顯示裝置，解決現有的柵極驅動單元抗干擾性能弱的問題。為了達到上述目的，本專利技術提供了一種柵極驅動單元，包括柵極驅動信號輸出端，還包括：輸入模塊，分別與輸入端和上拉節點連接，用于在輸入階段在所述輸入端的控制下，控制所述上拉節點的電位為第一電平；存儲模塊，分別與所述上拉節點和所述柵極驅動信號輸出端連接；復位模塊，分別與復位時鐘信號輸入端、所述上拉節點和第二電平輸入端連接，用于在復位階段在所述復位時鐘信號輸入端的控制下控制所述上拉節點和所述第二電平輸入端連接；上拉節點控制模塊，分別與所述下拉節點、所述上拉節點和所述第二電平輸入端連接；輸出模塊，分別與所述上拉節點、所述下拉節點、所述柵極驅動信號輸出端、第一時鐘信號輸入端和所述第二電平輸入端連接；以及，下拉節點控制模塊，分別與第二時鐘信號輸入端、第一電平輸入端、所述上拉節點、所述下拉節點、下拉控制節點和第三電平輸入端連接，用于在輸入階段在所述第二時鐘信號輸入端的控制下控制所述下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第一電平，在輸出階段控制維持所述下拉控制節點的電位為第一電平，當所述下拉控制節點的電位為第一電平時控制所述下拉節點與所述第三電平輸入端連接，在復位階段在所述第二時鐘信號輸入端的控制下控制所述下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第二電平，從而控制所述下拉節點與所述第一電平輸入端連接。實施時，所述下拉節點控制模塊包括：第一下拉節點控制晶體管，柵極與所述第二時鐘信號輸入端連接，第一極與所述上拉節點連接，第二極與所述下拉控制節點連接；第二下拉節點控制晶體管，柵極和第一極都與所述第一電平輸入端連接，第二極與所述下拉節點連接；以及，第三下拉節點控制晶體管，柵極與所述下拉控制節點連接，第一極與所述下拉節點連接，第二極與所述第三電平輸入端連接。實施時，所述第三下拉節點控制晶體管的寬長比大于所述第一下拉節點控制晶體管的寬長比；所述第三下拉節點控制晶體管的寬長比與所述第一下拉節點控制晶體管的寬長比之間的比值在預定比值范圍內。實施時，所述柵極驅動信號輸出端包括：上拉晶體管，柵極與所述上拉節點連接，第一極與所述第一時鐘信號輸入端連接，第二極與所述柵極驅動信號輸出端連接；以及，下拉晶體管，柵極與所述下拉節點連接，第一極與所述柵極驅動信號輸出端連接，第二極與所述第二電平輸入端連接；當所述上拉晶體管和所述下拉晶體管都為n型晶體管時，所述第一電平為高電平，所述第二電平為第一低電平，所述第三電平為第二低電平；所述第二低電平小于所述第一低電平；當所述上拉晶體管和所述下拉晶體管都為p型晶體管時，所述第一電平為低電平，所述第二電平為第一高電平，所述第三電平為第二高電平；所述第二高電平大于所述第一高電平。實施時，所述輸入模塊還與所述柵極驅動信號輸出端和第二電平輸入端連接，用于在輸入階段在所述輸入端的控制下控制所述柵極驅動信號輸出端與所述第二電平輸入端連接。實施時，所述輸入模塊包括：輸入晶體管，柵極與所述輸入端連接，第一極與所述第二時鐘信號輸入端連接，第二極與所述上拉節點連接；以及，輸出起始晶體管，柵極與所述輸入端連接，第一極與所述柵極驅動信號輸出端連接，第二極與所述第二電平輸入端連接。實施時，所述復位模塊包括：復位晶體管，柵極與所述復位時鐘信號輸入端連接，第一極與所述上拉節點連接，第二極與所述第二電平輸入端連接；所述上拉節點控制模塊包括：上拉節點控制晶體管，柵極與所述下拉節點連接，第一極與所述上拉節點連接，第二極與所述第二電平輸入端連接；所述存儲模塊包括：存儲電容，第一端與所述上拉節點連接，第二端與所述柵極驅動信號輸出端連接。本專利技術還提供了一種柵極驅動單元的驅動方法，應用于上述的柵極驅動單元，所述柵極驅動單元的驅動方法包括：在輸入階段，輸入模塊在輸入端的控制下控制上拉節點與第二時鐘信號輸入端連接，以使得所述上拉節點的電位為第一電平；下拉節點控制模塊在所述第二時鐘信號輸入端的控制下使得下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第一電平，下拉節點控制模塊在所述下拉控制節點的控制下控制所述下拉節點與第三電平輸入端連接；在輸出階段，存儲模塊控制維持所述上拉節點的電位，下拉節點控制模塊控制維持所述下拉控制節點的電位為第一電平，下拉節點控制模塊在所述下拉控制節點的控制下控制所述下拉節點與第三電平輸入端連接；在復位階段，在復位控制端的控制下控制所述上拉節點和第二電平輸入端連接，下拉節點控制模塊在第二時鐘信號輸入端的控制下控制所述下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第二電平，從而控制所述下拉節點與所述第一電平輸入端連接。本專利技術還提供了一種柵極驅動電路，包括多個級聯的上述的柵極驅動單元；除了第一級柵極驅動單元之外，每一級柵極驅動單元的輸入端與相鄰上一級柵極驅動單元的柵極驅動信號輸出端連接；由第一時鐘信號輸入端輸入的第一時鐘信號和由第二時鐘信號輸入端輸入的第二時鐘信號反相；第4n-3級柵極驅動單元的復位時鐘信號輸入端接入第一復位時鐘信號；第4n-2級柵極驅動單元的復位時鐘信號輸入端接入第二復位時鐘信號；第4n-1級柵極驅動單元的復位時鐘信號輸入端接入第三復位時鐘信號；第4n級柵極驅動單元的復位時鐘信號接入第四復位時鐘信號；第一復位時鐘信號的周期、第二復位時鐘信號的周期、第三復位時鐘信號的周期和第四復位時鐘信號的周期都為T；第一復位時鐘信號的周期為第一時鐘信號的周期的兩倍；第一復位時鐘信號和第三復位時鐘信號反相，第二復位時鐘信號和第四復位時鐘信號反相，第二復位時鐘信號比第一復位時鐘信號延遲0.25T，第三復位時鐘信號比第二復位時鐘信號延遲0.25T，第四復位時鐘信號比第三復位時鐘信號延遲0.25T。本專利技術還提供了一種顯示裝置，包括上述的柵極驅動電路。與現有技術相比，本專利技術所述的柵極驅動單元、驅動方法、柵極驅動電路和顯示裝置通過時序配合可以使得上拉節點的電位和下拉節點的電位全程受控，從而輸出模塊可以在上拉節點和下拉節點的控制下使得柵極驅動信號輸出端輸出的柵極驅動信號全程受控，從而能夠有效避免干擾信號導致某一行或幾行柵線錯誤打開從而造成異常顯示的現象，提高柵極驅動單元的抗干擾能力。附圖說明圖1是本專利技術實施例本文檔來自技高網...

【技術保護點】
一種柵極驅動單元，其特征在于，包括柵極驅動信號輸出端，還包括：輸入模塊，分別與輸入端和上拉節點連接，用于在輸入階段在所述輸入端的控制下，控制所述上拉節點的電位為第一電平；存儲模塊，分別與所述上拉節點和所述柵極驅動信號輸出端連接；復位模塊，分別與復位時鐘信號輸入端、所述上拉節點和第二電平輸入端連接，用于在復位階段在所述復位時鐘信號輸入端的控制下控制所述上拉節點和所述第二電平輸入端連接；上拉節點控制模塊，分別與所述下拉節點、所述上拉節點和所述第二電平輸入端連接；輸出模塊，分別與所述上拉節點、所述下拉節點、所述柵極驅動信號輸出端、第一時鐘信號輸入端和所述第二電平輸入端連接；以及，下拉節點控制模塊，分別與第二時鐘信號輸入端、第一電平輸入端、所述上拉節點、所述下拉節點、下拉控制節點和第三電平輸入端連接，用于在輸入階段在所述第二時鐘信號輸入端的控制下控制所述下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第一電平，在輸出階段控制維持所述下拉控制節點的電位為第一電平，當所述下拉控制節點的電位為第一電平時控制所述下拉節點與所述第三電平輸入端連接，在復位階段在所述第二時鐘信號輸入端的控制下控制所述下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第二電平，從而控制所述下拉節點與所述第一電平輸入端連接。...

【技術特征摘要】
1.一種柵極驅動單元，其特征在于，包括柵極驅動信號輸出端，還包括：輸入模塊，分別與輸入端和上拉節點連接，用于在輸入階段在所述輸入端的控制下，控制所述上拉節點的電位為第一電平；存儲模塊，分別與所述上拉節點和所述柵極驅動信號輸出端連接；復位模塊，分別與復位時鐘信號輸入端、所述上拉節點和第二電平輸入端連接，用于在復位階段在所述復位時鐘信號輸入端的控制下控制所述上拉節點和所述第二電平輸入端連接；上拉節點控制模塊，分別與所述下拉節點、所述上拉節點和所述第二電平輸入端連接；輸出模塊，分別與所述上拉節點、所述下拉節點、所述柵極驅動信號輸出端、第一時鐘信號輸入端和所述第二電平輸入端連接；以及，下拉節點控制模塊，分別與第二時鐘信號輸入端、第一電平輸入端、所述上拉節點、所述下拉節點、下拉控制節點和第三電平輸入端連接，用于在輸入階段在所述第二時鐘信號輸入端的控制下控制所述下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第一電平，在輸出階段控制維持所述下拉控制節點的電位為第一電平，當所述下拉控制節點的電位為第一電平時控制所述下拉節點與所述第三電平輸入端連接，在復位階段在所述第二時鐘信號輸入端的控制下控制所述下拉控制節點與所述上拉節點連接，以使得所述下拉控制節點的電位為第二電平，從而控制所述下拉節點與所述第一電平輸入端連接。2.如權利要求1所述的柵極驅動單元，其特征在于，所述下拉節點控制模塊包括：第一下拉節點控制晶體管，柵極與所述第二時鐘信號輸入端連接，第一極與所述上拉節點連接，第二極與所述下拉控制節點連接；第二下拉節點控制晶體管，柵極和第一極都與所述第一電平輸入端連接，第二極與所述下拉節點連接；以及，第三下拉節點控制晶體管，柵極與所述下拉控制節點連接，第一極與所述下拉節點連接，第二極與所述第三電平輸入端連接。3.如權利要求2所述的柵極驅動單元，其特征在于，所述第三下拉節點控制晶體管的寬長比大于所述第一下拉節點控制晶體管的寬長比；所述第三下拉節點控制晶體管的寬長比與所述第一下拉節點控制晶體管的寬長比之間的比值在預定比值范圍內。4.如權利要求1至3中任一權利要求所述的柵極驅動單元，其特征在于，所述柵極驅動信號輸出端包括：上拉晶體管，柵極與所述上拉節點連接，第一極與所述第一時鐘信號輸入端連接，第二極與所述柵極驅動信號輸出端連接；以及，下拉晶體管，柵極與所述下拉節點連接，第一極與所述柵極驅動信號輸出端連接，第二極與所述第二電平輸入端連接；當所述上拉晶體管和所述下拉晶體管都為n型晶體管時，所述第一電平為高電平，所述第二電平為第一低電平，所述第三電平為第二低電平；所述第二低電平小于所述第一低電平；當所述上拉晶體管和所述下拉晶體管都為p型晶體管時，所述第一電平為低電平，所述第二電平為第一高電平，所述第三電平為第二高電平；所述第二高電平大于所述第一高電平。5.如權利要求1至3中任一權利要求所述的柵極驅動單元，其特征在于，所述輸入模塊還與所述柵極驅動信號輸出端和第二電平輸入端連接，用于在輸入階段在所述輸入端的控制下控制所述柵極驅動信號輸出端與所...

【專利技術屬性】
技術研發人員：袁粲，李永謙，徐攀，袁志東，蔡振飛，
申請(專利權)人：京東方科技集團股份有限公司，合肥鑫晟光電科技有限公司，
類型：發明
國別省市：北京,11