半導體器件及其制造方法技術

半導體器件包括用于鰭式場效應晶體管(FET)的鰭結構。該鰭結構包括突出于襯底的基層、設置在基層上方的中間層和設置在中間層上方的上層。該鰭結構還包括第一保護層和由與第一保護層的不同的材料制成的第二保護層。該中間層包括設置在基層上方的第一半導體層、覆蓋第一半導體層的至少側壁的第一保護層和覆蓋第一保護層的至少側壁的第二保護層。本發明專利技術的實施例還涉及半導體器件的制造方法。

【技術實現步驟摘要】
半導體器件及其制造方法
本專利技術涉及半導體集成電路，更具體地涉及半導體器件及其制造工藝。
技術介紹
隨著半導體工業在追求更高的器件密度、更高的性能和更低的成本的過程中進入納米技術工藝節點，來自制造和設計問題的挑戰已經引起了諸如鰭式場效應晶體管(FinFET)的三維設計的發展。FinFET器件通常包括具有高高寬比的半導體鰭，并且在該半導體鰭中形成半導體晶體管器件的溝道和源極/漏極區域。在鰭器件上方以及沿著鰭器件的側面(例如，包裹)形成柵極，利用溝道和源極/漏極區域的增大的表面積的優勢，以產生更快，更可靠和更易控制的半導體晶體管器件。此外，利用選擇性生長的硅鍺(SiGe)的FinFET的源極/漏極(S/D)部分中的應變材料可以用于增強載流子遷移率。例如，施加至PMOS器件的溝道的壓縮應力有利地增強溝道中的空穴遷移率。類似地，施加至NMOS器件的溝道的拉伸應力有利地增強溝道中的電子遷移率。然而，在互補金屬氧化物半導體(CMOS)制造中實現這樣的部件和工藝存在挑戰。
技術實現思路
本專利技術的實施例提供了一種半導體器件，包括：鰭結構，用于鰭式場效應晶體管(FET)，所述鰭結構包括突出于襯底的基層、設置在所述基層上方的中間層以及設置在所述中間層上方的上層；第一保護層；以及第二保護層，由與所述第一保護層的不同的材料制成，其中：所述中間層包括設置在所述基層上方的第一半導體層，所述第一保護層覆蓋了所述第一半導體層的至少側壁，以及所述第二保護層覆蓋了所述第一保護層的至少側壁。本專利技術的另一實施例提供了一種半導體器件，包括：第一鰭結構，用于第一鰭式場效應晶體管(FET)，所述第一鰭結構包括：第一基層，突出于襯底；第一中間層和第一溝道層，所述第一中間層設置在所述第一基層上方并且所述的第一溝道層設置在所述第一中間層上方；第一保護層；和第二保護層，由與所述第一保護層的不同的材料制成；第二鰭結構，用于第二鰭式場效應晶體管，所述第二鰭結構包括：第二基層，突出于所述襯底；第二中間層和第二溝道層，所述第二中間層設置在所述第二基層上方并且所述第二溝道層設置在所述第二中間層上方；第三保護層，和第四保護層，由與所述第三保護層的不同的材料制成，其中：所述第一溝道層由SiGe制成，所述第一中間層包括設置在所述第一基層上方的第一半導體層和設置在所述第一半導體層上方的第二半導體層，所述第一保護層覆蓋了所述第一基層的側壁、所述第一半導體層的側壁和所述第二半導體層的部分的側壁，所述第二保護層覆蓋了所述第一保護層的至少側壁，所述第三保護層覆蓋了所述第二基層的至少側壁、所述第二中間層的側壁和所述第二溝道層的側壁，以及所述第四保護層覆蓋了所述第三保護層的至少側壁。本專利技術的又一實施例提供了一種用于制造半導體器件的方法，包括：形成鰭結構，所述鰭結構包括下層、設置在所述下層上方的中間層和設置在所述中間層上方的上層；在所述鰭結構的至少側壁上形成第一保護層；在所述第一保護層的至少側壁上形成第二保護層以覆蓋所述第一保護層的所述側壁，所述第二保護層由與所述第一保護層的不同的材料制成；去除所述第二保護層的上部從而剩余所述第二保護層的下部并且暴露所述第一保護層的上部；去除所述第一保護層的暴露的上部的部分從而剩余由所述第二保護層的剩余的下部覆蓋的所述第一保護層的下部；以及形成隔離絕緣層，從而使得具有所述第二保護層和所述第一保護層的所述鰭結構嵌入在所述隔離絕緣層內。附圖說明當結合附圖進行閱讀時，從以下詳細描述可最佳理解本專利技術的各個方面。應該強調，根據工業中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。圖1是根據本專利技術的一個實施例的FinFET器件的示例性截面圖；圖2至圖14示出了根據本專利技術的實施例的用于制造FinFET器件的示例性工藝；圖15是根據本專利技術的另一實施例的FinFET器件的示例性截面圖；以及圖16至圖27示出了根據本專利技術的另一實施例的用于制造FinFET器件的示例性工藝。具體實施方式以下公開內容提供了許多用于實現所提供主題的不同特征的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本專利技術。當然，這些僅僅是實例，而不旨在限制本專利技術。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實例。為了簡單和清楚的討論，各個部件可以以不同的比例任意地繪制。而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作出相應的解釋。此外，術語“由…制成”可能意味著“包括”或“由…組成”。圖1示出了根據本專利技術的一個實施例的FinFET器件的示例性截面圖。FinFET器件包括n-溝道FinFET200和p-溝道FinFET100。雖然n-溝道FinFET200和p-溝道FinFET100在圖中分別示出，但是n-溝道FinFET200和p-溝道FinFET100設置在相同的半導體器件中，并且在p-溝道FinFET區域和n-溝道FinFET區域中連續地形成一些層。p-溝道FinFET100的第一鰭結構110包括突出于襯底10的第一基層111、設置在第一基層111上方的第一中間層114以及設置在第一中間層114上方的第一溝道層115(p-溝道層)。在這個實施例中，襯底10是硅襯底。可選地，襯底10可以包括化合物半導體(包括諸如SiC和SiGe的IV-IV化合物半導體)、另一元素半導體(諸如鍺)、III-V化合物半導體(諸如GaAs、GaP、GaN、InP、InAs、InSb、GaAsP、AlGaN、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP)或它們的組合。在一個實施例中，襯底10是SOI(絕緣體上硅)襯底的硅層。諸如非晶Si或非晶SiC的非晶襯底或諸如氧化硅的絕緣體也可以用作襯底10。該襯底10可以包括已經合適地摻雜(例如，p-型或n-型電導率)的各個區域。第一基層111可以由與襯底10相同的材料制成并且可以從襯底10連續地延伸。第一中間層114包括設置在第一基層111上方的第一半導體層112以及第二半導體層113，該第二半導體層113是設置在第一半導體層112上方的第一應變層。在一些實施例中，第一半導體層112包括Ge或諸如摻雜或未摻雜SiGe的Ge化合物，并且第二半導體層113是Si層或硅化合物層。在一些實施例中，第二半導體層113的寬度W2在從約10nm至約20nm的范圍內。在一些實施例中，第一溝道層115由Ge或諸如摻雜或未摻雜SiGe的Ge化合物制成。由于Si應變層113和第一溝道層115的異質結構，因此對p-溝道的FinFET的溝道施加壓縮應力。在一些實施例中，第一半導體層112的厚度T1在從約20nm至約50nm的范圍內。在一些實施例中，第一溝道層115的平本文檔來自技高網...

【技術保護點】
一種半導體器件，包括：鰭結構，用于鰭式場效應晶體管(FET)，所述鰭結構包括突出于襯底的基層、設置在所述基層上方的中間層以及設置在所述中間層上方的上層；第一保護層；以及第二保護層，由與所述第一保護層的不同的材料制成，其中：所述中間層包括設置在所述基層上方的第一半導體層，所述第一保護層覆蓋了所述第一半導體層的至少側壁，以及所述第二保護層覆蓋了所述第一保護層的至少側壁。

【技術特征摘要】
2015.09.16 US 14/856,5471.一種半導體器件，包括：鰭結構，用于鰭式場效應晶體管(FET)，所述鰭結構包括突出于襯底的基層、設置在所述基層上方的中間層以及設置在所述中間層上方的上層；第一保護層；以及第二保護層，由與所述第一保護層的不同的材料制成，其中：所述中間層包括設置在所述基層上方的第一半導體層，所述第一保護層覆蓋了所述第一半導體層的至少側壁，以及所述第二保護層覆蓋了所述第一保護層的至少側壁。2.根據權利要求1所述的半導體器件，其中：所述中間層還包括設置在所述第一半導體層上方的第二半導體層，所述上層是包括SiGe的溝道層，所述第一保護層覆蓋了所述第二半導體層的至少側壁和所述上層的部分側壁。3.根據權利要求1所述的半導體器件，其中，所述基層和所述中間層由相同的材料制成并且所述第一保護層覆蓋了所述基層的至少側壁和所述上層的部分側壁。4.根據權利要求1所述的半導體器件，其中，所述第一保護層由氮化硅制成。5.根據權利要求1所述的半導體器件，其中，所述第二保護層由氧化硅制成。6.根據權利要求1所述的半導體器件，其中，所述第一保護層的高度和所述第二保護層的高度之間的差異介于0.1nm至2nm之間。7.一種半導體器件，包括：第一鰭結構，用于第一鰭式場效應晶體管(FET)，所述第一鰭結構包括：第一基層，突出于襯底；第一中間層和第一溝道層，所述第一中間層設置在所述第一基層上方并且所述的第一溝道層設置在所述第一中間層上方；第一保護層；和第二保護層，由與所述第一保護層的不同的材料制成；第二鰭結構，用于第二鰭式場效應晶...

【專利技術屬性】
技術研發人員：羅鴻，許加融，蔡騰群，徐梓翔，楊豐誠，陳盈和，
申請(專利權)人：臺灣積體電路制造股份有限公司，
類型：發明
國別省市：中國臺灣,71