超結器件及其制造方法技術

本發明專利技術公開了一種超結器件，超結器件單元包括：溝槽柵，形成于N型柱頂部；在溝槽柵兩側形成有溝道區；源區形成于所述溝道區表面，漏區形成于超結結構的底部；在溝槽柵的底部形成有P型表面埋層，P型表面埋層和溝槽柵的底部接觸且P型表面埋層的寬度小于柵極溝槽的寬度，電荷流動區設置有P型環，在超結器件反向擊穿時P型表面埋層形成一條反向空穴雪崩電流的路徑，從而減小溝槽柵對反向空穴雪崩電流的聚集能力并從而提高器件的UIS能力。本發明專利技術還公開了一種超結器件的制造方法。本發明專利技術能提高器件的UIS能力，能減少器件的Cgd從而降低器件的開關損耗，工藝成本低，還能減少P型表面埋層對器件的導通電阻的影響。

Over junction device and method of manufacturing the same

The invention discloses a super junction device, super junction device unit includes a trench gate, formed in the top of the N type column; a channel region is formed in the trench gate on both sides; the source region is formed on the surface of the channel region, a drain region is formed on the bottom of the super junction structure; P surface type buried layer is formed at the bottom of the trench, the width of contact and P type surface buried layer at the bottom of the P type buried layer surface and a trench gate is less than the width of the trench gate, charge flow area is provided with a P type ring path in the super junction device breakdown P type buried layer surface to form a reverse avalanche current hole, thereby reducing the a small hole on the reverse trench gate avalanche current aggregation ability and thus improve the ability of UIS devices. The invention also discloses a manufacturing method of the super junction device. The invention can improve the UIS capability of the device, reduce the Cgd of the device, thereby reducing the switching loss of the device, and the process cost is low, and the influence of the P type surface buried layer on the on resistance of the device is also reduced.

【技術實現步驟摘要】
超結器件及其制造方法
本專利技術涉及半導體集成電路制造領域，特別是涉及一種超結器件，本專利技術還涉及該超結器件的制造方法。
技術介紹
超結MOSFET采用新的耐壓層結構，利用一系列的交替排列的半導體P型薄層和N型薄層組成的超結結構來在截止狀態下在較低電壓下就將所述P型薄層和N型薄層耗盡,實現電荷相互補償,從而使P型薄層和N型薄層在高摻雜濃度下能實現高的擊穿電壓，從而同時獲得低導通電阻和高擊穿電壓,打破傳統功率MOSFET理論極限。超結器件在開關應用中，超結器件如超結MOSFET的無箝位電感開關(UnclampedinductiveSwitching，UIS)能力涉及到整個器件的可靠性，所以非常重要。超結MOSFET為了獲得穩定的擊穿電壓和器件性能，反向擊穿一般都設計發生在電荷流動區即器件單元(Cell)區。此時，影響器件UIS能力的關鍵因素是寄生三極管導通的難易程度。由于在反向偏置時，多晶硅柵為零偏，所以對N型柱即N型薄層中的空穴雪崩電流有一定的聚集效應，導致空穴電流在多晶硅柵的聚集后幾乎全部通過P型體區即溝道區并匯集到源極的接觸孔，由于有較大電流通過溝道區和N型柱組成的PN結附近，從而使寄生三極管有較大的導通風險，顯著降低器件的UIS可靠性。
技術實現思路
本專利技術所要解決的技術問題是提供一種超結器件，能提高器件的UIS能力。為此，本專利技術還提供一種超結器件的制造方法。為解決上述技術問題，本專利技術提供的超結器件的中間區域為電荷流動區，終端保護區形成于所述電荷流動區的周側，過渡區位于所述終端保護區和所述電荷流動區之間。超結結構由多個N型柱和P型柱交替排列組成，一個所述N型柱和相鄰的一個所述P型柱組成一個超結單元；在所述電荷流動區中一個所述超結單元中形成有一個所述超結器件單元，所述超結器件單元包括：溝槽柵，包括形成于所述N型柱頂部的柵極溝槽、形成于所述柵極溝槽底部表面和側面的柵介質層以及填充于所述柵極溝槽中的多晶硅柵。在所述溝槽柵兩側形成有由P阱組成的溝道區，所述溝道區還延伸到所述P型柱的頂部；被所述多晶硅柵側面覆蓋的所述溝道區的表面用于形成溝道。由N+區組成的源區形成于所述溝道區表面，由N+區組成的漏區形成于所述超結結構的底部。所述源區的頂部通過接觸孔連接到由正面金屬層組成的源極，所述多晶硅柵的頂部通過接觸孔連接到由正面金屬層組成的柵極。在所述溝槽柵的底部形成有P型表面埋層，所述P型表面埋層和所述溝槽柵的底部接觸，在所述超結器件反向擊穿時所述P型表面埋層形成一條反向空穴雪崩電流的路徑，從而減小所述溝槽柵對反向空穴雪崩電流的聚集能力并從而提高器件的UIS能力。所述P型表面埋層的寬度小于所述柵極溝槽的寬度，通過縮小所述P型表面埋層的寬度來減少所述P型表面埋層對器件的導通電阻的影響。進一步的改進是，所述過渡區的表面形成有第一P型環，所述第一P型環環繞在所述電荷流動區的周側，各所述超結器件單元的所述P型表面埋層延伸到所述過渡區中并和所述第一P型環接觸，所述第一P型環接觸的頂部通過接觸孔連接到所述源極，所述反向空穴雪崩電流的路徑包括由所述P型表面埋層、所述第一P型環以及所述源極連接形成的電連接路徑。進一步的改進是，在所述電荷流動區的表面形成有一條以上的第二P型環，各所述第二P型環的長度方向和各所述溝槽柵的長度方向垂直，各所述第二P型環的兩側和所述第一P型環連接，各所述第二P型環的頂部通過接觸孔連接到所述源極；各所述第二P型環的深度大于各所述溝槽柵的深度，各所述P型表面埋層和各所述第二P型環垂直相交且形成接觸；所述反向空穴雪崩電流的路徑包括由所述P型表面埋層、所述第二P型環以及所述源極連接形成的電連接路徑。進一步的改進是，所述第一P型環和所述第二P型環采用相同的工藝同時形成。進一步的改進是，各所述第二P型環等間距平行排列在所述電荷流動區。進一步的改進是，在所述第二P型環所覆蓋的區域中未形成由N+區組成的源區，使得沿所述溝槽柵的長度方向上，所述源區的各N+區呈一段一段的島結構。進一步的改進是，在所述源區對應的接觸孔的底部形成有由P+區組成的阱區引出區，所述阱區引出去的結深大于所述源區的結深并和所述溝道區相接觸。進一步的改進是，所述超結結構形成于N型外延層表面，所述P型柱由填充于形成于所述N型外延層中的超結溝槽的P型外延層組成，所述N型柱由各所述P型柱之間的N型外延層組成。進一步的改進是，所述N型外延層形成于半導體襯底表面，所述漏區由背面減薄后的所述半導體襯底經過N+摻雜組成，在所述漏區的背面形成有由背面金屬層組成的漏極。進一步的改進是，所述柵極溝槽通過采用刻蝕形成，所述柵極溝槽的刻蝕時采用硬質掩模層作為掩模，所述硬質掩模層的掩模通過光刻刻蝕形成，所述硬質掩模層的掩模的開口寬度等于所述P型表面埋層的寬度，所述柵極溝槽的刻蝕包括以所述硬質掩模層為掩模的各項異性刻蝕，該各項異性刻蝕完成后進行P型離子注入形成所述P型表面埋層，之后進行各項同時刻蝕使所述柵極溝槽的寬度擴展到需要值。進一步的改進是，所述柵極溝槽通過采用刻蝕形成，所述柵極溝槽的刻蝕時采用硬質掩模層作為掩模，所述硬質掩模層的掩模通過光刻刻蝕形成，所述硬質掩模層的掩模的開口寬度等于所述柵極溝槽的寬度，所述柵極溝槽刻蝕完成后在所述柵極溝槽底部表面和側壁表面形成一層溝槽氧化膜，通過所述柵極溝槽兩側面的所述溝槽氧化膜之間的間距定義所述P型表面埋層的寬度并以所述溝槽氧化膜和所述硬質掩模層為掩模進行P型離子注入形成所述P型表面埋層。進一步的改進是，所述柵極溝槽通過采用光刻刻蝕形成，所述柵極溝槽形成后，在所述柵極溝槽中填充多晶硅形成所述多晶硅柵時分兩步，第一步填充的多晶硅使所述柵極溝槽的開口寬度減小到所述P型表面埋層的寬度所需值，在第一步填充多晶硅完成后進行P型離子注入形成所述P型表面埋層。進一步的改進是，所述P型表面埋層的的P型離子注入的注入雜質為硼，注入劑量為1e10cm-2～1e16cm-2，注入角度為0度。為解決上述技術問題，本專利技術提供的超結器件的制造方法的超結器件的中間區域為電荷流動區，終端保護區形成于所述電荷流動區的周側，過渡區位于所述終端保護區和所述電荷流動區之間；超結結構由多個N型柱和P型柱交替排列組成；一個所述N型柱和相鄰的一個所述P型柱組成一個超結單元；在所述電荷流動區中一個所述超結單元對應形成一個所述超結器件單元；其特征在于：在形成所述超結結構之后采用如下步驟形成所述超結器件單元：步驟一、采用光刻刻蝕工藝在所述N型柱頂部的柵極溝槽。步驟二、采用P型離子注入工藝在所述溝槽柵的底部形成P型表面埋層；所述P型表面埋層的寬度小于所述柵極溝槽的寬度，通過縮小所述P型表面埋層的寬度來減少所述P型表面埋層對器件的導通電阻的影響。步驟三、在所述柵極溝槽的底部表面和側面形成柵介質層。步驟四、在形成有所述柵介質層的所述柵極溝槽中填充多晶硅柵從而組成溝槽柵。所述P型表面埋層和所述溝槽柵的底部接觸，在所述超結器件反向擊穿時所述P型表面埋層形成一條反向空穴雪崩電流的路徑，從而減小所述溝槽柵對反向空穴雪崩電流的聚集能力并從而提高器件的UIS能力。步驟五、形成P阱，由所述P阱組成溝道區；所述P阱位于所述溝槽柵兩側并延伸到所述P型柱的頂部；被所述多晶硅柵側面覆蓋的所述溝道區的表面用于形成溝道本文檔來自技高網...

【技術保護點】
一種超結器件，其特征在于：超結器件的中間區域為電荷流動區，終端保護區形成于所述電荷流動區的周側，過渡區位于所述終端保護區和所述電荷流動區之間；超結結構由多個N型柱和P型柱交替排列組成，一個所述N型柱和相鄰的一個所述P型柱組成一個超結單元；在所述電荷流動區中一個所述超結單元中形成有一個所述超結器件單元，所述超結器件單元包括：溝槽柵，包括形成于所述N型柱頂部的柵極溝槽、形成于所述柵極溝槽底部表面和側面的柵介質層以及填充于所述柵極溝槽中的多晶硅柵；在所述溝槽柵兩側形成有由P阱組成的溝道區，所述溝道區還延伸到所述P型柱的頂部；被所述多晶硅柵側面覆蓋的所述溝道區的表面用于形成溝道；由N+區組成的源區形成于所述溝道區表面，由N+區組成的漏區形成于所述超結結構的底部；所述源區的頂部通過接觸孔連接到由正面金屬層組成的源極，所述多晶硅柵的頂部通過接觸孔連接到由正面金屬層組成的柵極；在所述溝槽柵的底部形成有P型表面埋層，所述P型表面埋層和所述溝槽柵的底部接觸，在所述超結器件反向擊穿時所述P型表面埋層形成一條反向空穴雪崩電流的路徑，從而減小所述溝槽柵對反向空穴雪崩電流的聚集能力并從而提高器件的UIS能力；所述P型表面埋層的寬度小于所述柵極溝槽的寬度，通過縮小所述P型表面埋層的寬度來減少所述P型表面埋層對器件的導通電阻的影響。...

【技術特征摘要】
1.一種超結器件，其特征在于：超結器件的中間區域為電荷流動區，終端保護區形成于所述電荷流動區的周側，過渡區位于所述終端保護區和所述電荷流動區之間；超結結構由多個N型柱和P型柱交替排列組成，一個所述N型柱和相鄰的一個所述P型柱組成一個超結單元；在所述電荷流動區中一個所述超結單元中形成有一個所述超結器件單元，所述超結器件單元包括：溝槽柵，包括形成于所述N型柱頂部的柵極溝槽、形成于所述柵極溝槽底部表面和側面的柵介質層以及填充于所述柵極溝槽中的多晶硅柵；在所述溝槽柵兩側形成有由P阱組成的溝道區，所述溝道區還延伸到所述P型柱的頂部；被所述多晶硅柵側面覆蓋的所述溝道區的表面用于形成溝道；由N+區組成的源區形成于所述溝道區表面，由N+區組成的漏區形成于所述超結結構的底部；所述源區的頂部通過接觸孔連接到由正面金屬層組成的源極，所述多晶硅柵的頂部通過接觸孔連接到由正面金屬層組成的柵極；在所述溝槽柵的底部形成有P型表面埋層，所述P型表面埋層和所述溝槽柵的底部接觸，在所述超結器件反向擊穿時所述P型表面埋層形成一條反向空穴雪崩電流的路徑，從而減小所述溝槽柵對反向空穴雪崩電流的聚集能力并從而提高器件的UIS能力；所述P型表面埋層的寬度小于所述柵極溝槽的寬度，通過縮小所述P型表面埋層的寬度來減少所述P型表面埋層對器件的導通電阻的影響。2.如權利要求1所述的超結器件，其特征在于：所述過渡區的表面形成有第一P型環，所述第一P型環環繞在所述電荷流動區的周側，各所述超結器件單元的所述P型表面埋層延伸到所述過渡區中并和所述第一P型環接觸，所述第一P型環接觸的頂部通過接觸孔連接到所述源極，所述反向空穴雪崩電流的路徑包括由所述P型表面埋層、所述第一P型環以及所述源極連接形成的電連接路徑。3.如權利要求2所述的超結器件，其特征在于：在所述電荷流動區的表面形成有一條以上的第二P型環，各所述第二P型環的長度方向和各所述溝槽柵的長度方向垂直，各所述第二P型環的兩側和所述第一P型環連接，各所述第二P型環的頂部通過接觸孔連接到所述源極；各所述第二P型環的深度大于各所述溝槽柵的深度，各所述P型表面埋層和各所述第二P型環垂直相交且形成接觸；所述反向空穴雪崩電流的路徑包括由所述P型表面埋層、所述第二P型環以及所述源極連接形成的電連接路徑。4.如權利要求3所述的超結器件，其特征在于：所述第一P型環和所述第二P型環采用相同的工藝同時形成。5.如權利要求3所述的超結器件，其特征在于：各所述第二P型環等間距平行排列在所述電荷流動區。6.如權利要求3所述的超結器件，其特征在于：在所述第二P型環所覆蓋的區域中未形成由N+區組成的源區，使得沿所述溝槽柵的長度方向上，所述源區的各N+區呈一段一段的島結構。7.如權利要求1所述的超結器件，其特征在于：在所述源區對應的接觸孔的底部形成有由P+區組成的阱區引出區，所述阱區引出去的結深大于所述源區的結深并和所述溝道區相接觸。8.如權利要求1所述的超結器件，其特征在于：所述超結結構形成于N型外延層表面，所述P型柱由填充于形成于所述N型外延層中的超結溝槽的P型外延層組成，所述N型柱由各所述P型柱之間的N型外延層組成。9.如權利要求8所述的超結器件，其特征在于：所述N型外延層形成于半導體襯底表面，所述漏區由背面減薄后的所述半導體襯底經過N+摻雜組成，在所述漏區的背面形成有由背面金屬層組成的漏極。10.如權利要求1所述的超結器件，其特征在于：所述柵極溝槽通過采用刻蝕形成，所述柵極溝槽的刻蝕時采用硬質掩模層作為掩模，所述硬質掩模層的掩模通過光刻刻蝕形成，所述硬質掩模層的掩模的開口寬度等于所述P型表面埋層的寬度，所述柵極溝槽的刻蝕包括以所述硬質掩模層為掩模的各項異性刻蝕，該各項異性刻蝕完成后進行P型離子注入形成所述P型表面埋層，之后進行各項同時刻蝕使所述柵極溝槽的寬度擴展到需要值。11.如權利要求1所述的超結器件，其特征在于：所述柵極溝槽通過采用刻蝕形成，所述柵極溝槽的刻蝕時采用硬質掩模層作為掩模，所述硬質掩模層的掩模通過光刻刻蝕形成，所述硬質掩模層的掩模的開口寬度等于所述柵極溝槽的寬度，所述柵極溝槽刻蝕完成后在所述柵極溝槽底部表面和側壁表面形成一層溝槽氧化膜，通過所述柵極溝槽兩側面的所述溝槽氧化膜之間的間距定義所述P型表面埋層的寬度并以所述溝槽氧化膜和所述硬質掩模層為掩模進行P型離子注入形成所述P型表面埋層。12.如權利要求1所述的超結器件，其特征在于：所述柵極溝槽通過采用光刻刻蝕形成，所述柵極溝槽形成后，在所述柵極溝槽中填充多晶硅形成所述多晶硅柵時分兩步，第一步填充的多晶硅使所述柵極溝槽的開口寬度減小到所述P型表面埋層的寬度所需值，在第一步填充多晶硅完成后進行P型離子注入形成所述P型表面埋層。13.如權利要求10或11或12所述的超結器件，其特征在于：所述P型表面埋層的的P型離子注入的注入雜質為硼，注入劑量為1e10cm-2～1e16cm-2，注入角度為0度。14.一種超結器件的制造方法，超結器件的中間區域為電荷流動區，終端保護區形成于所述電荷流動區的周側，過渡區位于所述終端保護區和所述電荷流動區之間；超結結構由多個N型柱和P型柱交替排列組成；一個所述N型柱和相鄰的一個所述P型柱組成一個超結單元；在所述電荷流動區中一個所述超結單元對應形成一個所述超結器件單元；其特征在于：在形成所述超結結構之后采用如下步驟形成所述超結器件單元：步驟一、采用光...

【專利技術屬性】
技術研發人員：李昊，
申請(專利權)人：上海華虹宏力半導體制造有限公司，
類型：發明
國別省市：上海,31