數(shù)據(jù)讀取方法、存儲器控制電路單元及存儲器儲存裝置制造方法及圖紙

本發(fā)明專利技術(shù)提供一種用于可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)讀取方法、存儲器控制電路單元及存儲器儲存裝置。此方法包括依據(jù)此錯誤檢查與校正碼對使用者數(shù)據(jù)串執(zhí)行錯誤校正解碼操作以產(chǎn)生第一已解碼數(shù)據(jù)串；搜索第一已解碼數(shù)據(jù)串的已解碼子數(shù)據(jù)單元之中的多個無法校正子數(shù)據(jù)單元，從此些無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在第一已解碼數(shù)據(jù)串中調(diào)整此目標(biāo)子數(shù)據(jù)單元以產(chǎn)生已調(diào)整使用者數(shù)據(jù)串，并且對已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行錯誤校正解碼操作以產(chǎn)生第二已解碼數(shù)據(jù)串；以及若在第二已解碼數(shù)據(jù)串中已無錯誤比特時，將第二已解碼數(shù)據(jù)串作為已校正數(shù)據(jù)串以傳送給主機系統(tǒng)。本發(fā)明專利技術(shù)可有效地校正所讀取的數(shù)據(jù)。

【技術(shù)實現(xiàn)步驟摘要】
數(shù)據(jù)讀取方法、存儲器控制電路單元及存儲器儲存裝置
本專利技術(shù)涉及一種用于可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)讀取方法、存儲器控制電路單元及存儲器儲存裝置。
技術(shù)介紹
數(shù)碼相機、移動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由于可復(fù)寫式非易失性存儲器模塊(例如，快閃存儲器)具有數(shù)據(jù)非易失性、省電、體積小，以及無機械結(jié)構(gòu)等特性，所以非常適合內(nèi)建于上述所舉例的各種可攜式多媒體裝置中。一般來說，寫入至可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)都會根據(jù)一個錯誤更正碼來編碼，并且從可復(fù)寫式非易失性存儲器模塊中所讀取的數(shù)據(jù)也會經(jīng)過對應(yīng)的程序來解碼。然而，錯誤更正碼的更正能力有其上限。例如，若使用渦輪碼算法或是低密度奇偶檢查校正碼算法經(jīng)由迭代方式來實施錯誤更正碼，隨著迭代解碼的次數(shù)增加至一定次數(shù)后，在后續(xù)的迭代解碼過程中會出現(xiàn)錯誤比特數(shù)目不隨著迭代次數(shù)的增加而減少的現(xiàn)象。此現(xiàn)象也稱為錯誤飽和(errorfloor)?；?，如何能夠?qū)λx取的數(shù)據(jù)順利地進行解碼，以獲取原始數(shù)據(jù)是此領(lǐng)域技術(shù)人員所致力的目標(biāo)。
技術(shù)實現(xiàn)思路
本專利技術(shù)提供一種數(shù)據(jù)讀取方法、存儲器控制電路單元及存儲器儲存裝置，其能夠有效地校正所讀取的數(shù)據(jù)。本專利技術(shù)的一范例實施例提出一種用于可復(fù)寫式非易失性存儲器模塊的數(shù)據(jù)讀取方法。此方法包括從可復(fù)寫式非易失性存儲器模塊讀取數(shù)據(jù)，其中此數(shù)據(jù)包括使用者數(shù)據(jù)串與錯誤檢查與校正碼組，此使用者數(shù)據(jù)包括多個子數(shù)據(jù)單元，錯誤檢查與校正碼組包括多個行錯誤校正碼與多個列錯誤校正碼，此些行錯誤校正碼是分別地對應(yīng)在以矩陣形式排列的此些子數(shù)據(jù)單元之中的多個行數(shù)據(jù)段，且此些列錯誤校正碼是分別地對應(yīng)在以矩陣形式排列的此些子數(shù)據(jù)單元之中的多個列數(shù)據(jù)段。本方法還包括依據(jù)此錯誤檢查與校正碼對此使用者數(shù)據(jù)串執(zhí)行錯誤校正解碼操作以產(chǎn)生第一已解碼數(shù)據(jù)串，其中此第一已解碼數(shù)據(jù)串包括對應(yīng)此些子數(shù)據(jù)中至少部分的多個已解碼子數(shù)據(jù)單元。本方法也包括搜索此些已解碼子數(shù)據(jù)單元之中的至少一個無法校正子數(shù)據(jù)單元，從無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在第一已解碼數(shù)據(jù)串中調(diào)整此至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生已調(diào)整使用者數(shù)據(jù)串，并且對已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行錯誤校正解碼操作以產(chǎn)生第二已解碼數(shù)據(jù)串。本方法還包括，將第二已解碼數(shù)據(jù)串作為已校正數(shù)據(jù)串傳送給主機系統(tǒng)以響應(yīng)讀取指令。在本專利技術(shù)的一范例實施例中，上述依據(jù)錯誤檢查與校正碼組對使用者數(shù)據(jù)串執(zhí)行錯誤校正解碼操作以產(chǎn)生第一已解碼數(shù)據(jù)串的步驟包括依據(jù)此些行錯誤校正碼與列錯誤校正碼使用區(qū)塊渦輪碼算法解碼此些行數(shù)據(jù)段與列數(shù)據(jù)段以獲得上述已解碼子數(shù)據(jù)單元。在本專利技術(shù)的一范例實施例中，上述數(shù)據(jù)讀取方法還包括：判斷在第一已解碼數(shù)據(jù)串中是否存有錯誤比特；若在第一已解碼數(shù)據(jù)串中無錯誤比特時，將第一已解碼數(shù)據(jù)串作為已校正數(shù)據(jù)串傳送給主機系統(tǒng)；以及若在第一已解碼數(shù)據(jù)串中存有錯誤比特時，依據(jù)第一已解碼數(shù)據(jù)串判斷此些行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與此些列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目是否小于預(yù)先定義值。其中上述搜索此些已解碼子數(shù)據(jù)單元之中的無法校正子數(shù)據(jù)單元，識別此些無法校正子數(shù)據(jù)單元之中的目標(biāo)子數(shù)據(jù)單元，在第一已解碼數(shù)據(jù)串中調(diào)整目標(biāo)子數(shù)據(jù)單元以產(chǎn)生已調(diào)整使用者數(shù)據(jù)串，對已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行錯誤校正解碼操作以產(chǎn)生第二已解碼數(shù)據(jù)串的步驟，是在此些行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目小于預(yù)先定義值或此些列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目小于預(yù)先定義值時被執(zhí)行。在本專利技術(shù)的一范例實施例中，上述數(shù)據(jù)讀取方法還包括：若此些行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與此些列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目都不小于預(yù)先定義值，傳送一錯誤信息給主機系統(tǒng)。在本專利技術(shù)的一范例實施例中，上述識別此些無法校正子數(shù)據(jù)單元之中的目標(biāo)子數(shù)據(jù)單元的步驟包括：根據(jù)此些行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段與此些列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段將此些無法校正子數(shù)據(jù)單元之中的第一無法校正子數(shù)據(jù)單元作為目標(biāo)子數(shù)據(jù)單元，其中此第一無法校正子數(shù)據(jù)單元是包括在此些行數(shù)據(jù)段之中的第一行數(shù)據(jù)段中且包括在此些列數(shù)據(jù)段之中的第一列數(shù)據(jù)段中，此些行錯誤校正碼之中對應(yīng)此第一行數(shù)據(jù)段的第一行錯誤校正碼無法校正此第一行數(shù)據(jù)段并且此些列錯誤校正碼之中對應(yīng)此第一列數(shù)據(jù)段的第一列錯誤校正碼無法校正此第一列數(shù)據(jù)段。在本專利技術(shù)的一范例實施例中，上述在第一已解碼數(shù)據(jù)串中調(diào)整目標(biāo)子數(shù)據(jù)單元以產(chǎn)生已調(diào)整使用者數(shù)據(jù)串的步驟包括：使用調(diào)整數(shù)據(jù)串與第一無法校正子數(shù)據(jù)單元進行互斥運算以調(diào)整第一無法校正子數(shù)據(jù)單元的至少一比特的值。本專利技術(shù)的一范例實施例提出一種用于控制可復(fù)寫式非易失性存儲器模塊的憶體控制電路單元。此存儲器控制電路單元包括主機接口、存儲器接口、存儲器管理電路與錯誤檢查與校正電路。主機接口用以電性連接至主機系統(tǒng)。存儲器接口用以電性連接至可復(fù)寫式非易失性存儲器模塊。存儲器管理電路電性連接至主機接口與存儲器接口。錯誤檢查與校正電路電性連接至存儲器管理電路。存儲器管理電路發(fā)送讀取指令序列以從可復(fù)寫式非易失性存儲器模塊讀取數(shù)據(jù)，其中此數(shù)據(jù)包括使用者數(shù)據(jù)串與錯誤檢查與校正碼組，此使用者數(shù)據(jù)包括多個子數(shù)據(jù)單元，錯誤檢查與校正碼組包括多個行錯誤校正碼與多個列錯誤校正碼，此些行錯誤校正碼是分別地對應(yīng)在以矩陣形式排列的此些子數(shù)據(jù)單元之中的多個行數(shù)據(jù)段，且此些列錯誤校正碼是分別地對應(yīng)在以矩陣形式排列的此些子數(shù)據(jù)單元之中的多個列數(shù)據(jù)段。錯誤檢查與校正電路依據(jù)此錯誤檢查與校正碼對此使用者數(shù)據(jù)串執(zhí)行錯誤校正解碼操作以產(chǎn)生第一已解碼數(shù)據(jù)串，其中此第一已解碼數(shù)據(jù)串包括對應(yīng)此些子數(shù)據(jù)中至少部分的多個已解碼子數(shù)據(jù)單元。錯誤檢查與校正電路搜索此些已解碼子數(shù)據(jù)單元之中的至少一個無法校正子數(shù)據(jù)單元，從此些無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在第一已解碼數(shù)據(jù)串中調(diào)整此目標(biāo)子數(shù)據(jù)單元以產(chǎn)生已調(diào)整使用者數(shù)據(jù)串，并且對已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行錯誤校正解碼操作以產(chǎn)生第二已解碼數(shù)據(jù)串。再者，若在第二已解碼數(shù)據(jù)串中已無錯誤比特時，存儲器管理電路將第二已解碼數(shù)據(jù)串作為已校正數(shù)據(jù)串傳送給主機系統(tǒng)。在本專利技術(shù)的一范例實施例中，在上述依據(jù)錯誤檢查與校正碼對使用者數(shù)據(jù)串執(zhí)行錯誤校正解碼操作以產(chǎn)生第一已解碼數(shù)據(jù)串的操作中，上述錯誤檢查與校正電路依據(jù)此些行錯誤校正碼與列錯誤校正碼使用區(qū)塊渦輪碼算法解碼此些行數(shù)據(jù)段與列數(shù)據(jù)段以獲得上述已解碼子數(shù)據(jù)單元。在本專利技術(shù)的一范例實施例中，上述錯誤檢查與校正電路判斷在第一已解碼數(shù)據(jù)串中是否存有錯誤比特。其中若在第一已解碼數(shù)據(jù)串中無錯誤比特時，存儲器管理電路將第一已解碼數(shù)據(jù)串作為已校正數(shù)據(jù)串傳送給主機系統(tǒng)。若在第一已解碼數(shù)據(jù)串中存有錯誤比特時，上述錯誤檢查與校正電路依據(jù)第一已解碼數(shù)據(jù)串判斷此些行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與此些列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目是否小于預(yù)先定義值。其中，上述錯誤檢查與校正電路是在此些行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目小于預(yù)先定義值或此些列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目小于預(yù)先定義值時，才執(zhí)行上述搜索已解碼子數(shù)據(jù)單元之中的無法校正子數(shù)據(jù)單元，從無法校正子數(shù)據(jù)單元之中選出目標(biāo)子數(shù)據(jù)單元，在第一已解碼數(shù)據(jù)串中調(diào)整目標(biāo)子數(shù)據(jù)單元以產(chǎn)生已調(diào)整使用者數(shù)據(jù)串，對已調(diào)整使用者本文檔來自技高網(wǎng)...

【技術(shù)保護點】
一種數(shù)據(jù)讀取方法，其特征在于，用于一可復(fù)寫式非易失性存儲器模塊，所述數(shù)據(jù)讀取方法包括：從所述可復(fù)寫式非易失性存儲器模塊讀取一數(shù)據(jù)，其中所述數(shù)據(jù)包括一使用者數(shù)據(jù)串與一錯誤檢查與校正碼組，所述使用者數(shù)據(jù)串包括多個子數(shù)據(jù)單元，所述錯誤檢查與校正碼組包括多個行錯誤校正碼與多個列錯誤校正碼，所述多個行錯誤校正碼是分別地對應(yīng)在以一矩陣形式排列的所述多個子數(shù)據(jù)單元之中的多個行數(shù)據(jù)段，且所述多個列錯誤校正碼是分別地對應(yīng)在以所述矩陣形式排列的所述多個子數(shù)據(jù)單元之中的多個列數(shù)據(jù)段；依據(jù)所述錯誤檢查與校正碼組對所述使用者數(shù)據(jù)串執(zhí)行一錯誤校正解碼操作以產(chǎn)生一第一已解碼數(shù)據(jù)串，其中所述第一已解碼數(shù)據(jù)串包括對應(yīng)所述多個子數(shù)據(jù)單元中至少部分的多個已解碼子數(shù)據(jù)單元；搜索所述多個已解碼子數(shù)據(jù)單元之中的至少一無法校正子數(shù)據(jù)單元，從所述至少一無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生一已調(diào)整使用者數(shù)據(jù)串，并且對所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯誤校正解碼操作以產(chǎn)生一第二已解碼數(shù)據(jù)串；以及將所述第二已解碼數(shù)據(jù)串作為一已校正數(shù)據(jù)串傳送給一主機系統(tǒng)。

【技術(shù)特征摘要】
1.一種數(shù)據(jù)讀取方法，其特征在于，用于一可復(fù)寫式非易失性存儲器模塊，所述數(shù)據(jù)讀取方法包括：從所述可復(fù)寫式非易失性存儲器模塊讀取一數(shù)據(jù)，其中所述數(shù)據(jù)包括一使用者數(shù)據(jù)串與一錯誤檢查與校正碼組，所述使用者數(shù)據(jù)串包括多個子數(shù)據(jù)單元，所述錯誤檢查與校正碼組包括多個行錯誤校正碼與多個列錯誤校正碼，所述多個行錯誤校正碼是分別地對應(yīng)在以一矩陣形式排列的所述多個子數(shù)據(jù)單元之中的多個行數(shù)據(jù)段，且所述多個列錯誤校正碼是分別地對應(yīng)在以所述矩陣形式排列的所述多個子數(shù)據(jù)單元之中的多個列數(shù)據(jù)段；依據(jù)所述錯誤檢查與校正碼組對所述使用者數(shù)據(jù)串執(zhí)行一錯誤校正解碼操作以產(chǎn)生一第一已解碼數(shù)據(jù)串，其中所述第一已解碼數(shù)據(jù)串包括對應(yīng)所述多個子數(shù)據(jù)單元中至少部分的多個已解碼子數(shù)據(jù)單元；搜索所述多個已解碼子數(shù)據(jù)單元之中的至少一無法校正子數(shù)據(jù)單元，從所述至少一無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生一已調(diào)整使用者數(shù)據(jù)串，并且對所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯誤校正解碼操作以產(chǎn)生一第二已解碼數(shù)據(jù)串；以及將所述第二已解碼數(shù)據(jù)串作為一已校正數(shù)據(jù)串傳送給一主機系統(tǒng)。2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，依據(jù)所述錯誤檢查與校正碼組對所述使用者數(shù)據(jù)串執(zhí)行所述錯誤校正解碼操作以產(chǎn)生所述第一已解碼數(shù)據(jù)串的步驟包括依據(jù)所述多個行錯誤校正碼與所述多個列錯誤校正碼解碼所述多個行數(shù)據(jù)段與所述多個列數(shù)據(jù)段以獲得所述多個已解碼子數(shù)據(jù)單元。3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，還包括：判斷在所述第一已解碼數(shù)據(jù)串中是否存有錯誤比特；若在所述第一已解碼數(shù)據(jù)串中無錯誤比特時，將所述第一已解碼數(shù)據(jù)串作為所述已校正數(shù)據(jù)串傳送給所述主機系統(tǒng)；以及若在所述第一已解碼數(shù)據(jù)串中存有錯誤比特時，依據(jù)所述第一已解碼數(shù)據(jù)串判斷所述多個行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目是否小于一預(yù)先定義值，其中所述搜索所述多個已解碼子數(shù)據(jù)單元之中的所述多個無法校正子數(shù)據(jù)單元，從所述多個無法校正子數(shù)據(jù)單元之中選出所述至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串，對所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯誤校正解碼操作以產(chǎn)生所述第二已解碼數(shù)據(jù)串的步驟，是在所述多個行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值或所述多個列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值時被執(zhí)行。4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)讀取方法，其特征在于，還包括：若所述多個行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目都不小于所述預(yù)先定義值，傳送一錯誤信息給所述主機系統(tǒng)。5.根據(jù)權(quán)利要求3所述的數(shù)據(jù)讀取方法，其特征在于，識別所述至少一無法校正子數(shù)據(jù)單元之中的所述至少一目標(biāo)子數(shù)據(jù)單元的步驟包括：根據(jù)所述多個行數(shù)據(jù)段之中之一無法校正的行數(shù)據(jù)段與所述多個列數(shù)據(jù)段之中之一無法校正的列數(shù)據(jù)段將所述至少一無法校正子數(shù)據(jù)單元之中的一第一無法校正子數(shù)據(jù)單元作為所述至少一目標(biāo)子數(shù)據(jù)單元，其中所述第一無法校正子數(shù)據(jù)單元是包括在所述多個行數(shù)據(jù)段之中的一第一行數(shù)據(jù)段中且包括在所述多個列數(shù)據(jù)段之中的一第一列數(shù)據(jù)段中，所述多個行錯誤校正碼之中對應(yīng)所述第一行數(shù)據(jù)段的一第一行錯誤校正碼無法校正所述第一行數(shù)據(jù)段并且所述多個列錯誤校正碼之中對應(yīng)所述第一列數(shù)據(jù)段的一第一列錯誤校正碼無法校正所述第一列數(shù)據(jù)段。6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)讀取方法，其特征在于，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串的步驟包括：使用一調(diào)整數(shù)據(jù)串與所述第一無法校正子數(shù)據(jù)單元進行一邏輯運算以調(diào)整所述第一無法校正子數(shù)據(jù)單元的至少一比特的值。7.一種存儲器控制電路單元，其特征在于，用于控制一可復(fù)寫式非易失性存儲器模塊，所述存儲器控制電路單元包括：一主機接口，用以電性連接至一主機系統(tǒng)；一存儲器接口，用以電性連接至所述可復(fù)寫式非易失性存儲器模塊；一存儲器管理電路，電性連接至所述主機接口與所述存儲器接口；以及，一錯誤檢查與校正電路，電性連接至所述存儲器管理電路，其中所述存儲器管理電路發(fā)送一讀取指令序列以從所述可復(fù)寫式非易失性存儲器模塊讀取一數(shù)據(jù)，其中所述數(shù)據(jù)包括一使用者數(shù)據(jù)串與一錯誤檢查與校正碼組，所述使用者數(shù)據(jù)包括多個子數(shù)據(jù)單元，所述錯誤檢查與校正碼組包括多個行錯誤校正碼與多個列錯誤校正碼，所述多個行錯誤校正碼是分別地對應(yīng)在以一矩陣形式排列的所述多個子數(shù)據(jù)單元之中的多個行數(shù)據(jù)段，且所述多個列錯誤校正碼是分別地對應(yīng)在以所述矩陣形式排列的所述多個子數(shù)據(jù)單元之中的多個列數(shù)據(jù)段，其中所述錯誤檢查與校正電路依據(jù)所述錯誤檢查與校正碼組對所述使用者數(shù)據(jù)串執(zhí)行一錯誤校正解碼操作以產(chǎn)生一第一已解碼數(shù)據(jù)串，其中所述第一已解碼數(shù)據(jù)串包括對應(yīng)所述多個子數(shù)據(jù)單元中至少部分的多個已解碼子數(shù)據(jù)單元，其中所述錯誤檢查與校正電路搜索所述多個已解碼子數(shù)據(jù)單元之中的至少一個無法校正子數(shù)據(jù)單元，從所述至少一個無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生一已調(diào)整使用者數(shù)據(jù)串，并且對所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯誤校正解碼操作以產(chǎn)生一第二已解碼數(shù)據(jù)串，其中所述存儲器管理電路將所述第二已解碼數(shù)據(jù)串作為一已校正數(shù)據(jù)串傳送給所述主機系統(tǒng)。8.根據(jù)權(quán)利要求7所述的存儲器控制電路單元，其特征在于，在依據(jù)所述錯誤檢查與校正碼組對所述使用者數(shù)據(jù)串執(zhí)行所述錯誤校正解碼操作以產(chǎn)生所述第一已解碼數(shù)據(jù)串的操作中，所述錯誤檢查與校正電路依據(jù)所述多個行錯誤校正碼與所述多個列錯誤校正碼使用一區(qū)塊渦輪碼算法解碼所述多個行數(shù)據(jù)段與所述多個列數(shù)據(jù)段以獲得所述多個已解碼子數(shù)據(jù)單元。9.根據(jù)權(quán)利要求8所述的存儲器控制電路單元，其特征在于，所述錯誤檢查與校正電路判斷在所述第一已解碼數(shù)據(jù)串中是否存有錯誤比特，其中若在所述第一已解碼數(shù)據(jù)串中無錯誤比特時，所述存儲器管理電路將所述第一已解碼數(shù)據(jù)串作為所述已校正數(shù)據(jù)串傳送給所述主機系統(tǒng)，其中若在所述第一已解碼數(shù)據(jù)串中存有錯誤比特時，所述錯誤檢查與校正電路依據(jù)所述第一已解碼數(shù)據(jù)串判斷所述多個行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：林緯，王天慶，賴國欣，
申請(專利權(quán))人：群聯(lián)電子股份有限公司，
類型：發(fā)明
國別省市：中國臺灣,71