面板中柵極驅動電路以及使用其的顯示裝置制造方法及圖紙

提供了一種面板中柵極驅動電路以及使用其的顯示裝。該GIP驅動電路包括多個級，所述多個級順序地接收相位延遲的時鐘并且順序地生成輸出。第n級(n為正整數)包括：第一開關，其從第n?1級接收進位信號并且當所述進位信號具有高電壓時將QB節點控制為低電壓，將Q節點控制為高電壓；第二開關，其從第n+1級接收進位信號并且當所述進位信號具有高電壓時將QB節點控制為高電壓，將Q節點控制為低電壓；多個反相器，其連接在Q節點和QB節點之間并且構成鎖存器；以及緩沖器，其當Q節點的電壓為高電壓時輸出時鐘作為輸出電壓，并且當所述QB節點的電壓為高電壓時輸出低電壓作為輸出電壓。

【技術實現步驟摘要】
面板中柵極驅動電路以及使用其的顯示裝置
本公開涉及一種包括CMOS(互補金屬氧化物半導體)晶體管的GIP驅動電路以及包括其的顯示裝置。
技術介紹
隨著信息社會的發展，對用于顯示圖像的顯示裝置的各種需求不斷增加。因此，近年來，已開發并商業化了重量和體積小于陰極射線管的各種平板顯示器(FPD)裝置。例如，正在使用諸如液晶顯示器(LCD)、等離子體顯示面板(PDP)、有機發光二極管(OLED)顯示裝置的各種FPD裝置。顯示裝置利用向顯示面板上的選通線供應掃描信號的選通驅動電路以及向數據線供應數據電壓的數據驅動電路來顯示圖像。選通驅動電路可通過安裝有多個選通驅動集成電路的印刷電路板被結合到顯示面板的載帶自動結合(TAB)方法來形成。或者，選通驅動電路可通過選通驅動集成電路直接形成在顯示面板上的面板中柵極(GIP)方法來形成。與TAB方法相比，GIP方法能夠使顯示裝置纖薄，因此改進美觀度并且還降低其制造成本。另外，根據GIP方法，顯示面板制造者可設計多個掃描信號以用于補償像素的驅動薄膜晶體管(TFT)的閾值電壓。因此，近年來，選通驅動電路通過GIP方法來形成，而非TAB方法。根據GIP方法，選通驅動電路中的移位寄存器包括按照級聯方式連接并且順序地生成掃描信號的級。移位寄存器需要組件或線以便正常地驅動GIP驅動電路。結果，難以有效地設計顯示裝置的邊框區域。在這方面，近來，正在進行各種研究和開發以減小作為顯示裝置的非活動區域的邊框的大小。
技術實現思路
一種顯示裝置的驅動電路包括顯示圖像的像素陣列以及向像素陣列上的數據線供應數據信號的數據驅動電路。該驅動電路還包括順序地向像素陣列上的選通線(或掃描線)供應與數據信號同步的選通脈沖(或掃描脈沖)的選通驅動電路(或者掃描驅動電路)。另外，該驅動電路包括控制數據驅動電路和選通驅動電路的定時控制器。各個像素可包括響應于通過選通線供應的選通脈沖向像素電極供應數據線的電壓的薄膜晶體管(TFT)。選通脈沖在選通高電壓(VGH)與選通低電壓(VGL)之間波動。VGH被設定為高于形成在顯示面板上的TFT的閾值電壓，VGL被設定為低于TFT的閾值電壓。各個像素上的TFT響應于VGH而導通。應用了將選通驅動電路與像素陣列一起安裝在顯示面板中的技術。安裝在顯示面板中的選通驅動電路被稱作“面板中柵極(GIP)電路”。GIP電路包括移位寄存器。移位寄存器包括按照級聯方式連接的多個級。圖1是傳統顯示裝置的GIP驅動電路中的移位寄存器的第n級(n為正整數)的電路圖。在圖1中，M1、M3和M5利用n型MOSFET(以下稱作“NMOS”)實現，M2和M4利用p型MOSFET(以下稱作“PMOS”)實現。參照圖1，第n級STn包括移位寄存器邏輯單元11、復位電壓端子和選通脈沖輸出單元13。移位寄存器10順序地輸出選通脈沖Gout。為此，順序地延遲的選通移位時鐘CLK_A和CLK_B被輸入到第n級STn。另外，從前一級接收的進位信號Gout_Pre、從后一級接收的進位信號Gout_Post、復位脈沖RST、選通高電壓VGH和選通低電壓VGL被輸入到第n級STn。輸入到除了第一級之外的第n級的進位信號Gout_Pre是第n-2級的輸出Gout。不向第一級ST1輸入進位信號Gout_Pre，而是向第一級ST1輸入起始脈沖VST。輸入到第n級的進位信號Gout_Post是第n+2級的輸出Gout。在移位寄存器邏輯單元11中，第一反相器和第二反相器按照反饋方式連接以構成鎖存器。另外，第三反相器連接至M2TFT，以使得低電壓VGL被施加到QB節點，高電壓VGH被施加到連接至第一反相器的Q節點。因此，移位寄存器邏輯單元11控制移位寄存器10不輸出第n級STn的前一選通脈沖。在移位寄存器邏輯單元11中，第三反相器連接至M1TFT，以使得高電壓VGH被施加到QB節點，低電壓被施加到連接至第一反相器的Q節點。因此，移位寄存器邏輯單元11控制移位寄存器10不輸出第n級STn的選通脈沖。復位電壓端子連接至第一反相器。復位電壓通過復位電壓傳輸線從高電壓VGH改變為低電壓VGL，然后輸入至第一反相器。結果，Q節點被施加低電壓VGL，QB節點被施加高電壓VGH。因此，如果GIP驅動電路被通電，則Q節點和QB節點被復位至用于開始GIP驅動電路的操作的狀態。然后，選通脈沖輸出單元13包括傳輸門TG和M5TFT。選通脈沖輸出單元13響應于移位寄存器邏輯單元11的Q節點的電位通過傳輸門輸出與選通高電壓VGH對應的選通移位時鐘CLK_B。另外，選通脈沖輸出單元13響應于移位寄存器邏輯單元11的QB節點的電位將輸出電壓放電至低電位電壓VSS。例如，當移位寄存器邏輯單元11的QB節點的電位為高電位電壓時，選通脈沖輸出單元13通過M5TFT將輸出電壓放電至低電位電壓VSS。參照圖1，傳統GIP驅動電路需要啟動級ST1至STn的操作、限制前一輸出電壓Gout的輸出的操作以及在選通脈沖被輸出之后控制輸出電壓以便維持穩定操作狀態的操作。因此，傳統GIP驅動電路需要附加電路以用于這些操作。另外，在移位寄存器中，級ST1至STn按照級聯方式連接。級ST1至STn中的每一個接收用于對Q節點進行預充電的第一進位信號Gout_Pre以便生成輸出。另外，各個級生成輸出信號，然后接收用于對Q節點進行放電的第二進位信號Gout_Post。為此，移位寄存器還包括虛擬級，其不生成輸出，而是向其它級供應進位信號。例如，輸出最后選通脈沖的第n級(n是等于或大于2的正整數)連接至第n+1級(或者端發生器(endgenerator))。第n+1級不輸出選通脈沖，而是向第n級供應第二進位信號Gout_Post。正在進行各種研究和開發以優化GIP電路以便減小顯示裝置的邊框。然而，不能去除GIP驅動電路的穩定操作所需的組件或線。因此，無法減小GIP驅動電路的大小。因此，由于GIP電路的大小，難以設計顯示裝置的窄邊框。因此，本公開的專利技術人專利技術了一種關于GIP驅動電路的新的結構和方法以用于窄邊框設計。提供本公開以解決上述問題。根據本公開，通過將兩個反相器按照反饋方式連接來形成鎖存器，并且NMOSTFT的漏極連接至Q節點和QB節點。因此，可提供一種能夠利用Gout_Pre和Gout_Post來控制Q和QB節點的GIP選通驅動電路。除了本公開的上述目的之外，本公開的其它特征和優點將在下面描述，或者將由本領域普通技術人員從下面的描述來清楚地理解。根據本公開的一方面，提供了一種選通驅動電路。該選通驅動電路包括多個級，所述多個級順序地接收相位延遲的時鐘并且順序地生成輸出。第n級(n為正整數)包括：第一開關，其從第n-1級(n為正整數)接收進位信號并且當所述進位信號具有高電壓時將QB節點控制為低電壓，并且將Q節點控制為高電壓；第二開關，其從第n+1級(n為正整數)接收進位信號并且當所述進位信號具有高電壓時將QB節點控制為高電壓，并且將Q節點控制為低電壓；多個反相器，其連接在Q節點和QB節點之間并且構成鎖存器；以及緩沖器，其當Q節點的電壓為高電壓時輸出時鐘作為輸出電壓，并且當QB節點的電壓為高電壓時輸出低電壓作為輸出電壓。根據本公開，通過將兩個反相器按照反饋方式連接來形成鎖存器，并且NMOSTF本文檔來自技高網...

【技術保護點】
一種面板中柵極GIP驅動電路，該GIP驅動電路包括：多個級，所述多個級順序地接收相位延遲的時鐘并且順序地生成輸出，其中，第n級包括：第一開關，該第一開關從第n?1級接收進位信號并且當所述進位信號具有高電壓時將QB節點控制為低電壓，并且將Q節點控制為高電壓；第二開關，該第二開關從第n+1級接收進位信號并且當所述進位信號具有高電壓時將所述QB節點控制為高電壓，并且將所述Q節點控制為低電壓；多個反相器，所述多個反相器連接在所述Q節點和所述QB節點之間并且構成鎖存器；以及緩沖器，該緩沖器當所述Q節點的電壓為高電壓時輸出時鐘作為輸出電壓，并且當所述QB節點的電壓為高電壓時輸出低電壓作為輸出電壓，其中n為正整數。

【技術特征摘要】
2015.12.17 KR 10-2015-01807751.一種面板中柵極GIP驅動電路，該GIP驅動電路包括：多個級，所述多個級順序地接收相位延遲的時鐘并且順序地生成輸出，其中，第n級包括：第一開關，該第一開關從第n-1級接收進位信號并且當所述進位信號具有高電壓時將QB節點控制為低電壓，并且將Q節點控制為高電壓；第二開關，該第二開關從第n+1級接收進位信號并且當所述進位信號具有高電壓時將所述QB節點控制為高電壓，并且將所述Q節點控制為低電壓；多個反相器，所述多個反相器連接在所述Q節點和所述QB節點之間并且構成鎖存器；以及緩沖器，該緩沖器當所述Q節點的電壓為高電壓時輸出時鐘作為輸出電壓，并且當所述QB節點的電壓為高電壓時輸出低電壓作為輸出電壓，其中n為正整數。2.根據權利要求1所述的GIP驅動電路，其中，所述鎖存器包括通過閉環形狀的反饋電路連接的第一反相器和第二反相器。3.根據權利要求2所述的GIP驅動電路，其中，所述第一反相器包括：第一NMOS晶體管，該第一NMOS晶體管包括連接至所述Q節點的柵極、連接至所述QB節點的漏極以及連接至低電壓電力線的源極；以及第一PMOS晶體管，該第一PMOS晶體管包括連接至所述Q節點的柵極、連接至所述QB節點的漏極以及連接至高電壓電力線的源極。4.根據權利要求2所述的GIP驅動電路，其中，所述第二反相器包括：第二NMOS晶體管，該第二NMOS晶體管包括連接至所述QB節點的柵極、連接至所述Q節點的漏極以及連接至低電壓電力線的源極；以及第二PMOS晶體管，該第二PMOS晶體管包括連...

【專利技術屬性】
技術研發人員：金昺逸，
申請(專利權)人：樂金顯示有限公司，
類型：發明
國別省市：韓國,KR