像素驅(qū)動(dòng)電路、方法、像素電路、顯示面板和裝置制造方法及圖紙

本發(fā)明專利技術(shù)提供了一種像素驅(qū)動(dòng)電路、方法、像素電路、顯示面板和裝置所述。像素驅(qū)動(dòng)電路包括驅(qū)動(dòng)晶體管；第一電容單元，第一端與所述驅(qū)動(dòng)晶體管的柵極連接，第二端與所述驅(qū)動(dòng)晶體管的第二極連接；第二電容單元，第一端與所述高電平輸入端連接，第二端與所述驅(qū)動(dòng)晶體管的柵極連接；數(shù)據(jù)寫入單元，分別與第一控制端、所述驅(qū)動(dòng)晶體管的第二極和數(shù)據(jù)線連接；復(fù)位單元，分別與第二控制端、起始電壓輸入端以及所述驅(qū)動(dòng)晶體管的柵極連接；以及，發(fā)光控制單元，分別與發(fā)光控制端、所述驅(qū)動(dòng)晶體管的第二極和所述發(fā)光元件連接。本發(fā)明專利技術(shù)可以改善現(xiàn)有的像素驅(qū)動(dòng)電路因自身磁滯大而引起的響應(yīng)速度慢及短期殘像的問題。

Pixel driving circuit, method, pixel circuit, display panel and device

The invention provides a pixel driving circuit, a method, a pixel circuit, a display panel and a device. The pixel driving circuit includes a driving transistor; a first capacitor unit, the first gate end and the driving transistor is connected, the second and the second end of the drive transistor is connected; the second capacitor unit, the first end and the high level input end connection, and the second end of the driving transistor gate connection; data write unit, respectively with the first control end, the driving transistor and the second data line is connected to the reset unit, respectively; and second control terminal, starting voltage input end and the gate of the driving transistor is connected; and luminous control unit, and the LED light control terminal, the driving transistor and the light emitting connecting element. The invention can improve the slow response speed and short residual image caused by the large hysteresis of the existing pixel drive circuit.

【技術(shù)實(shí)現(xiàn)步驟摘要】
像素驅(qū)動(dòng)電路、方法、像素電路、顯示面板和裝置
本專利技術(shù)涉及像素驅(qū)動(dòng)
，尤其涉及一種像素驅(qū)動(dòng)電路、方法、像素電路、顯示面板和裝置。
技術(shù)介紹
OLED顯示面板通常采用低溫多晶硅工藝制作提供陽極電壓的背板，但低溫多晶硅的工藝限制往往各晶體管的閾值電壓不均勻，從而影響發(fā)光電流不均勻。采用PMOS(P-Metal-Oxide-Semiconductor，P型金屬-氧化物-半導(dǎo)體)管的能夠補(bǔ)償驅(qū)動(dòng)晶體管的閾值電壓的像素驅(qū)動(dòng)電路因其磁滯大導(dǎo)致產(chǎn)品的響應(yīng)速度慢及短期殘像的問題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的主要目的在于提供一種像素驅(qū)動(dòng)電路、方法、像素電路、顯示面板和裝置，解決現(xiàn)有技術(shù)中無法提供一種完全采用NMOS(N-Metal-Oxide-Semiconductor，N型金屬-氧化物-半導(dǎo)體)管的像素驅(qū)動(dòng)電路來補(bǔ)償驅(qū)動(dòng)晶體管的閾值電壓，從而無法改善現(xiàn)有的采用PMOS(P-Metal-Oxide-Semiconductor，P型金屬-氧化物-半導(dǎo)體)管的像素驅(qū)動(dòng)電路存在的因自身磁滯大而引起的相應(yīng)速度慢及短期殘像的問題。為了達(dá)到上述目的，本專利技術(shù)提供了一種像素驅(qū)動(dòng)電路，用于驅(qū)動(dòng)發(fā)光元件，包括驅(qū)動(dòng)晶體管，所述驅(qū)動(dòng)晶體管的第一極與高電平輸入端連接；其特征在于，所述像素驅(qū)動(dòng)電路還包括：第一電容單元，第一端與所述驅(qū)動(dòng)晶體管的柵極連接，第二端與所述驅(qū)動(dòng)晶體管的第二極連接；第二電容單元，第一端與所述高電平輸入端連接，第二端與所述驅(qū)動(dòng)晶體管的柵極連接；數(shù)據(jù)寫入單元，分別與第一控制端、所述驅(qū)動(dòng)晶體管的第二極和數(shù)據(jù)線連接，用于在所述第一控制端的控制下，控制所述驅(qū)動(dòng)晶體管的第二極是否與所述數(shù)據(jù)線連接；復(fù)位單元，分別與第二控制端、起始電壓輸入端以及所述驅(qū)動(dòng)晶體管的柵極連接，用于在所述第二控制端的控制下控制所述驅(qū)動(dòng)晶體管的柵極是否與所述起始電壓輸入端連接；以及，發(fā)光控制單元，分別與發(fā)光控制端、所述驅(qū)動(dòng)晶體管的第二極和所述發(fā)光元件連接。實(shí)施時(shí)，所述數(shù)據(jù)寫入單元包括：數(shù)據(jù)寫入晶體管，柵極與所述第一控制端連接，第一極與所述數(shù)據(jù)線連接，第二極與所述驅(qū)動(dòng)晶體管的第二極連接。實(shí)施時(shí)，所述復(fù)位單元包括：復(fù)位晶體管，柵極與所述第二控制端連接，第一極與所述初始電壓輸入端連接，第二極與所述驅(qū)動(dòng)晶體管的柵極連接；實(shí)施時(shí)，所述發(fā)光控制單元用于在所述發(fā)光控制端的控制下控制所述驅(qū)動(dòng)晶體管的第二極是否與所述發(fā)光元件連接。實(shí)施時(shí)，所述發(fā)光控制單元包括：發(fā)光控制晶體管，柵極與所述發(fā)光控制端連接，第一極與所述驅(qū)動(dòng)晶體管的第二極連接，第二極與所述發(fā)光元件連接。實(shí)施時(shí)，所述驅(qū)動(dòng)晶體管、所述數(shù)據(jù)寫入晶體管、所述復(fù)位晶體管和所述發(fā)光控制晶體管都為n型晶體管。本專利技術(shù)還提供了一種像素驅(qū)動(dòng)方法，應(yīng)用于上述的像素驅(qū)動(dòng)電路，包括：在每一顯示周期，在復(fù)位階段，數(shù)據(jù)線輸出參考電壓Vref，起始電壓輸入端輸入起始電壓，在第一控制端的控制下，數(shù)據(jù)寫入單元控制數(shù)據(jù)線與第一電容單元的第二端連接，在第二控制端的控制下，復(fù)位單元控制起始電壓入端與所述第二電容單元的第二端連接，以釋放所述第一電容單元中殘留的電荷以及所述第二電容單元中殘留的電荷，并控制驅(qū)動(dòng)晶體管關(guān)斷；在發(fā)光控制端的控制下，發(fā)光控制單元控制驅(qū)動(dòng)晶體管的第二極與發(fā)光元件不連接；在閾值補(bǔ)償階段，數(shù)據(jù)線輸出參考電壓Vref，在第一控制端的控制下，數(shù)據(jù)寫入單元控制數(shù)據(jù)線與第一電容單元的第二端連接，在第二控制端的控制下，復(fù)位單元控制起始電壓入端與所述第一電容單元的第一端不連接，從而通過所述第一電容單元的耦合作用，使得驅(qū)動(dòng)晶體管的柵極的電位變?yōu)閂ref+Vth，Vth為驅(qū)動(dòng)晶體管的閾值電壓；在發(fā)光控制端的控制下，發(fā)光控制單元控制驅(qū)動(dòng)晶體管的第二極與發(fā)光元件不連接；在數(shù)據(jù)寫入階段，數(shù)據(jù)線輸出數(shù)據(jù)電壓Dn，在第一控制端的控制下，數(shù)據(jù)寫入單元控制數(shù)據(jù)線與第一電容單元的第二端連接，以使得數(shù)據(jù)線輸出數(shù)據(jù)電壓Dn至所述第一電容單元的第二端，從而所述驅(qū)動(dòng)晶體管的柵極的電位跳變?yōu)閂ref+Vth+(Dn-Vref)×(CV1/(CV1+CV2))；在第二控制端的控制下，復(fù)位單元控制起始電壓入端與所述第一電容單元的第一端不連接；在發(fā)光控制端的控制下，發(fā)光控制單元控制驅(qū)動(dòng)晶體管的第二極與發(fā)光元件不連接；CV1為第一電容單元的電容值，CV2為第二電容單元的電容值；在發(fā)光階段，在第一控制端的控制下，數(shù)據(jù)寫入單元控制數(shù)據(jù)線與第一電容單元的第二端不連接，在第二控制端的控制下，復(fù)位單元控制起始電壓入端與所述第一電容單元的第一端不連接，在發(fā)光控制端的控制下，發(fā)光控制單元控制驅(qū)動(dòng)晶體管的第二極與發(fā)光元件連接，驅(qū)動(dòng)晶體管驅(qū)動(dòng)發(fā)光元件發(fā)光，并驅(qū)動(dòng)晶體管的柵源電壓補(bǔ)償所述驅(qū)動(dòng)晶體管的閾值電壓。本專利技術(shù)還提供了一種像素電路，包括發(fā)光元件與上述的像素驅(qū)動(dòng)電路；所述發(fā)光元件與所述像素驅(qū)動(dòng)電路包括的驅(qū)動(dòng)晶體管的第二極連接。本專利技術(shù)還提供了一種顯示面板，包括上述的像素電路。本專利技術(shù)還提供了一種顯示裝置，包括上述的顯示面板。與現(xiàn)有技術(shù)相比，本專利技術(shù)所述的像素驅(qū)動(dòng)電路、方法、像素電路、顯示面板和裝置通過第一電容單元、第二電容單元、復(fù)位單元和數(shù)據(jù)寫入單元配合可以在僅采用NMOS(N-Metal-Oxide-Semiconductor，N型金屬-氧化物-半導(dǎo)體)管的前提下補(bǔ)償驅(qū)動(dòng)晶體管的閾值電壓，以改善采用PMOS(P-Metal-Oxide-Semiconductor，P型金屬-氧化物-半導(dǎo)體)管的像素驅(qū)動(dòng)電路因自身磁滯大而引起的響應(yīng)速度慢及短期殘像的問題。附圖說明圖1是本專利技術(shù)實(shí)施例所述的像素驅(qū)動(dòng)電路的結(jié)構(gòu)圖；圖2是本專利技術(shù)所述的像素驅(qū)動(dòng)電路的一具體實(shí)施例的電路圖；圖3是本專利技術(shù)如圖3所示的像素驅(qū)動(dòng)電路的具體實(shí)施例的工作時(shí)序圖；圖4A是本專利技術(shù)如圖3所示的像素驅(qū)動(dòng)電路的具體實(shí)施例在復(fù)位階段T1的工作狀態(tài)示意圖；圖4B是本專利技術(shù)如圖3所示的像素驅(qū)動(dòng)電路的具體實(shí)施例在閾值補(bǔ)償階段T2的工作狀態(tài)示意圖；圖4C是本專利技術(shù)如圖3所示的像素驅(qū)動(dòng)電路的具體實(shí)施例在數(shù)據(jù)寫入階段T3的工作狀態(tài)示意圖；圖4D是本專利技術(shù)如圖3所示的像素驅(qū)動(dòng)電路的具體實(shí)施例在發(fā)光階段T4的工作狀態(tài)示意圖。具體實(shí)施方式下面將結(jié)合本專利技術(shù)實(shí)施例中的附圖，對(duì)本專利技術(shù)實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本專利技術(shù)一部分實(shí)施例，而不是全部的實(shí)施例。基于本專利技術(shù)中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本專利技術(shù)保護(hù)的范圍。本專利技術(shù)所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場效應(yīng)管或其他特性相同的器件。在本專利技術(shù)實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱為第一極，另一極稱為第二極。在實(shí)際操作時(shí)，所述第一極可以為漏極，所述第二極可以為源極；或者，所述第一極可以為源極，所述第二極可以為漏極。如圖1所示，本專利技術(shù)實(shí)施例所述的像素驅(qū)動(dòng)電路，用于驅(qū)動(dòng)發(fā)光元件EL，包括驅(qū)動(dòng)晶體管MD，所述驅(qū)動(dòng)晶體管MD的第一極與輸入高電平VDD的高電平輸入端連接；所述像素驅(qū)動(dòng)電路還包括：第一電容單元11，第一端與所述驅(qū)動(dòng)晶體管MD的柵極連接，第二端與所述驅(qū)動(dòng)晶體管MD的第二極連接；第二電容單元12，第一端與所述輸入高電平VDD的高電平輸入端連接，第二端與所述驅(qū)動(dòng)晶體管MD的柵極連接；數(shù)據(jù)寫入單元13，分別與第一控制端S1、所述驅(qū)動(dòng)晶體管DTF本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種像素驅(qū)動(dòng)電路，用于驅(qū)動(dòng)發(fā)光元件，包括驅(qū)動(dòng)晶體管，所述驅(qū)動(dòng)晶體管的第一極與高電平輸入端連接；其特征在于，所述像素驅(qū)動(dòng)電路還包括：第一電容單元，第一端與所述驅(qū)動(dòng)晶體管的柵極連接，第二端與所述驅(qū)動(dòng)晶體管的第二極連接；第二電容單元，第一端與所述高電平輸入端連接，第二端與所述驅(qū)動(dòng)晶體管的柵極連接；數(shù)據(jù)寫入單元，分別與第一控制端、所述驅(qū)動(dòng)晶體管的第二極和數(shù)據(jù)線連接，用于在所述第一控制端的控制下，控制所述驅(qū)動(dòng)晶體管的第二極是否與所述數(shù)據(jù)線連接；復(fù)位單元，分別與第二控制端、起始電壓輸入端以及所述驅(qū)動(dòng)晶體管的柵極連接，用于在所述第二控制端的控制下控制所述驅(qū)動(dòng)晶體管的柵極是否與所述起始電壓輸入端連接；以及，發(fā)光控制單元，分別與發(fā)光控制端、所述驅(qū)動(dòng)晶體管的第二極和所述發(fā)光元件連接。

【技術(shù)特征摘要】
1.一種像素驅(qū)動(dòng)電路，用于驅(qū)動(dòng)發(fā)光元件，包括驅(qū)動(dòng)晶體管，所述驅(qū)動(dòng)晶體管的第一極與高電平輸入端連接；其特征在于，所述像素驅(qū)動(dòng)電路還包括：第一電容單元，第一端與所述驅(qū)動(dòng)晶體管的柵極連接，第二端與所述驅(qū)動(dòng)晶體管的第二極連接；第二電容單元，第一端與所述高電平輸入端連接，第二端與所述驅(qū)動(dòng)晶體管的柵極連接；數(shù)據(jù)寫入單元，分別與第一控制端、所述驅(qū)動(dòng)晶體管的第二極和數(shù)據(jù)線連接，用于在所述第一控制端的控制下，控制所述驅(qū)動(dòng)晶體管的第二極是否與所述數(shù)據(jù)線連接；復(fù)位單元，分別與第二控制端、起始電壓輸入端以及所述驅(qū)動(dòng)晶體管的柵極連接，用于在所述第二控制端的控制下控制所述驅(qū)動(dòng)晶體管的柵極是否與所述起始電壓輸入端連接；以及，發(fā)光控制單元，分別與發(fā)光控制端、所述驅(qū)動(dòng)晶體管的第二極和所述發(fā)光元件連接。2.如權(quán)利要求1所述的像素驅(qū)動(dòng)電路，其特征在于，所述數(shù)據(jù)寫入單元包括：數(shù)據(jù)寫入晶體管，柵極與所述第一控制端連接，第一極與所述數(shù)據(jù)線連接，第二極與所述驅(qū)動(dòng)晶體管的第二極連接。3.如權(quán)利要求1所述的像素驅(qū)動(dòng)電路，其特征在于，所述復(fù)位單元包括：復(fù)位晶體管，柵極與所述第二控制端連接，第一極與所述初始電壓輸入端連接，第二極與所述驅(qū)動(dòng)晶體管的柵極連接。4.如權(quán)利要求3所述的像素驅(qū)動(dòng)電路，其特征在于，所述發(fā)光控制單元用于在所述發(fā)光控制端的控制下控制所述驅(qū)動(dòng)晶體管的第二極是否與所述發(fā)光元件連接。5.如權(quán)利要求4所述的像素驅(qū)動(dòng)電路，其特征在于，所述發(fā)光控制單元包括：發(fā)光控制晶體管，柵極與所述發(fā)光控制端連接，第一極與所述驅(qū)動(dòng)晶體管的第二極連接，第二極與所述發(fā)光元件連接。6.如權(quán)利要求5所述的像素驅(qū)動(dòng)電路，其特征在于，所述驅(qū)動(dòng)晶體管、所述數(shù)據(jù)寫入晶體管、所述復(fù)位晶體管和所述發(fā)光控制晶體管都為n型晶體管。7.一種像素驅(qū)動(dòng)方法，應(yīng)用于如權(quán)利要求1至6中任一權(quán)利要求所述的像素驅(qū)動(dòng)電路，其特征在于，包括：在每一顯示周期，在復(fù)位階段，數(shù)據(jù)線輸出參考電壓Vref，起始電壓輸入端輸入起始電壓，在第一控制端的控制下，數(shù)據(jù)寫入單元控制數(shù)據(jù)線與第一電容單元的第二端連...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：玄明花，
申請(專利權(quán))人：京東方科技集團(tuán)股份有限公司，
類型：發(fā)明
國別省市：北京,11