柵極驅動集成電路及包括柵極驅動集成電路的顯示裝置制造方法及圖紙

公開了一種柵極驅動集成電路及包括柵極驅動集成電路的顯示裝置。所述柵極驅動集成電路包括：用于起始脈沖調制器，所述起始脈沖調制器接收在第一邏輯電平與第二邏輯電平之間交替的起始脈沖或前端進位脈沖，以輸出通過調制所述起始脈沖或所述前端進位脈沖的邏輯電平移位時間而產生的調制起始脈沖或調制進位脈沖；和移位寄存器，所述移位寄存器用于接收并依次輸出所述調制起始脈沖或所述調制進位脈沖，其中所述起始脈沖調制器還用于在所述起始脈沖或所述前端進位脈沖的邏輯電平為處于所述第一邏輯電平與所述第二邏輯電平之間的第三邏輯電平的時間，輸出具有所述第二邏輯電平的調制起始脈沖或調制進位脈沖。

【技術實現步驟摘要】
柵極驅動集成電路及包括柵極驅動集成電路的顯示裝置本申請要求于2015年12月30日提交的韓國專利申請No.10-2015-0189207的權益，在此援引該專利申請作為參考，如同在這里完全闡述一樣。
本專利技術涉及一種柵極驅動集成電路(IC)及包括柵極驅動集成電路的顯示裝置。
技術介紹
隨著信息導向社會的發展，對于顯示裝置的各種需求逐漸增加。因此，近來諸如液晶顯示(LCD)裝置、等離子體顯示面板(PDP)裝置、或有機發光顯示裝置之類的各種顯示裝置日益重要。顯示裝置包括顯示面板和柵極驅動器。顯示面板包括顯示區域和非顯示區域。顯示區域包括多條數據線、多條柵極線、以及多個像素，多個像素分別設置在數據線和柵極線的交叉部分中。當給柵極線提供柵極信號時多個像素通過數據線被提供數據電壓。像素根據數據電壓發射具有某一亮度的光。非顯示區域設置在顯示區域附近。柵極驅動器可包括多個柵極驅動IC，柵極驅動IC可安裝在柵極柔性膜上。每個柵極柔性膜可以是覆晶薄膜型。柵極柔性膜可通過使用各向異性導電膜貼附在顯示面板的非顯示區域上，因而柵極驅動IC可連接至非顯示區域。第一柵極驅動IC從時序控制器接收柵極起始脈沖(GSP)并依次輸出p個(其中p是正整數)柵極信號(G1到Gp)。第二柵極驅動IC接收柵極信號(Gp)(其是第一柵極驅動IC的最后一個輸出)作為柵極起始脈沖并依次輸出p個柵極信號(Gp+1到G2p)。這樣，第N+1(其中N是正整數)柵極驅動IC接收柵極信號(其是第N柵極驅動IC的最后一個輸出)作為柵極起始脈沖。第N柵極驅動IC通過使用玻璃上線(line-onglass，LOG)結構連接至第N+1柵極驅動IC。由于顯示面板和線中發生的寄生電阻和寄生電容分量，N+1柵極驅動IC接收經由柵極信號(其是來自第N柵極驅動IC的最后一個輸出)的延遲而獲得的柵極信號作為柵極起始脈沖。因此，在第N柵極驅動IC最后輸出的柵極信號與從第N+1柵極驅動IC輸出的第一柵極信號之間產生時間差，在第N柵極驅動IC與第N+1柵極驅動IC之間產生了模糊缺陷(dimdefect)，其中用戶看到與柵極線平行的水平線。
技術實現思路
因此，本專利技術旨在提供一種基本上克服了由于相關技術的限制和缺點而導致的一個或多個問題的柵極驅動集成電路(IC)及包括柵極驅動集成電路的顯示裝置。本專利技術的一個目的是提供一種防止在柵極驅動IC之間產生模糊缺陷的柵極驅動IC及包括柵極驅動IC的顯示裝置。在下面的描述中將列出本專利技術的附加特征和優點，這些特征和優點的一部分根據下面的描述將是顯而易見的或者可通過本專利技術的實施領會到。通過說明書、權利要求書以及附圖中具體指出的結構可實現和獲得本專利技術的這些目的和其他優點。為了實現這些和其他優點并根據本專利技術的意圖，如在此具體化和概括描述的，一種柵極驅動集成電路(IC)包括：起始脈沖調制器，所述起始脈沖調制器用于接收在第一邏輯電平與第二邏輯電平之間交替的起始脈沖或前端進位脈沖，以輸出通過調制所述起始脈沖或所述前端進位脈沖的邏輯電平移位時間而產生的調制起始脈沖或調制進位脈沖；和移位寄存器，所述移位寄存器用于接收并依次輸出所述調制起始脈沖或所述調制進位脈沖，其中所述起始脈沖調制器還用于在所述起始脈沖或所述前端進位脈沖的邏輯電平具有處于所述第一邏輯電平與所述第二邏輯電平之間的第三邏輯電平的時間，輸出具有所述第二邏輯電平的調制起始脈沖或調制進位脈沖。在另一個方面，一種顯示裝置包括：顯示面板，所述顯示面板包括多條數據線、多條柵極線、以及連接至所述多條數據線和所述多條柵極線的多個像素；用于向所述多條柵極線提供柵極信號的柵極驅動器；用于向所述多條數據線提供數據電壓的數據驅動器；和時序控制電路，所述時序控制電路向所述柵極驅動器提供柵極控制信號并且向所述數據驅動器提供數字視頻數據和源極控制信號，其中：所述柵極驅動器包括多個柵極驅動集成電路(IC)，所述多個柵極驅動集成電路的每一個包括起始脈沖調制器，所述起始脈沖調制器用于接收在第一邏輯電平與第二邏輯電平之間交替的起始脈沖或前端進位脈沖，以輸出通過調制所述起始脈沖或所述前端進位脈沖的邏輯電平移位時間而產生的調制起始脈沖或調制進位脈沖，其中所述起始脈沖調制器還用于在所述起始脈沖或所述前端進位脈沖的邏輯電平具有處于所述第一邏輯電平與所述第二邏輯電平之間的第三邏輯電平的時間，輸出具有所述第二邏輯電平的調制起始脈沖或調制進位脈沖。應當理解，本專利技術前面的大體性描述和下面的詳細描述都是例示性的和解釋性的，意在對要求保護的本專利技術提供進一步的解釋。附圖說明給本專利技術提供進一步理解并且并入本申請構成本申請一部分的附圖圖解了本專利技術的實施方式，并與說明書一起用于解釋本專利技術的原理。在附圖中：圖1是圖解根據本專利技術一示例性實施方式的顯示裝置的框圖；圖2是圖解圖1的像素的示圖；圖3是圖解圖1的像素的另一示圖；圖4是圖解顯示裝置的下基板、柵極驅動IC、柵極柔性膜、源極驅動IC、源極柔性膜、源極電路板、控制電路板、時序控制電路和進位線(carryline)的示圖；圖5是圖解圖4的柵極驅動IC的框圖；圖6是詳細圖解圖5的第一柵極驅動IC的電路圖；圖7是詳細圖解圖6的起始脈沖調制器的電路圖；以及圖8和9是顯示起始脈沖或前端進位信號以及基于起始脈沖或前端進位信號的調制起始脈沖或調制進位信號的波形圖。具體實施方式現在將詳細參考本專利技術的實施方式進行描述，附圖中圖解了這些實施方式的一些例子。盡可能地將在整個附圖中使用相同的參考標記表示相同或相似的部分。將通過參照附圖描述的下列實施方式闡明本專利技術的優點和特征以及其實現方法。然而，本專利技術可以以不同的形式實施，不應解釋為限于在此列出的實施方式。而是，提供這些實施方式是為了使本公開內容全面和完整，并將本專利技術的范圍充分地傳遞給所屬領域技術人員。此外，本專利技術僅由權利要求書的范圍限定。為了描述本專利技術的實施方式而在附圖中公開的形狀、尺寸、比例、角度和數量僅僅是示例，因而本專利技術不限于圖示的細節。相似的參考標記通篇表示相似的元件。在下面的描述中，當確定對相關的已知功能或構造的詳細描述會不必要地使本專利技術的重點模糊不清時，將省略該詳細描述。在本申請中使用“包括”、“具有”和“包含”進行描述的情況下，可添加其他部分，除非使用了“僅”。在解釋一要素時，盡管沒有明確說明，但該要素應解釋為包含誤差范圍。在描述位置關系時，例如，當兩部分之間的位置關系被描述為“在……上”、“在……上方”、“在……下方”和“在……之后”時，可在這兩部分之間設置一個或多個其他部分，除非使用了“正好”或“直接”。在描述時間關系時，例如當時間順序被描述為“在……之后”、“隨后”、“接下來”和“在……之前”時，可包括不連續的情況，除非使用了“正好”或“直接”。將理解到，盡管在此可使用術語“第一”、“第二”等來描述各種要素，但這些要素不應被這些術語限制。這些術語僅僅是用來彼此區分要素。例如，在不背離本專利技術的范圍的情況下，第一要素可能被稱為第二要素，相似地，第二要素可能被稱為第一要素。X軸方向、Y軸方向和Z軸方向不應僅解釋為其間關系為嚴格垂直的幾何關系，其可指在本專利技術的要素實現功能性操作的范圍內具有更寬的方向性。術語“至少一個”應當理解為包括相關所列項目中的一個或多個的任意一個和所有組合本文檔來自技高網...

【技術保護點】
一種柵極驅動集成電路(IC)，包括：起始脈沖調制器，所述起始脈沖調制器用于接收在第一邏輯電平與第二邏輯電平之間交替的起始脈沖或前端進位脈沖，以輸出通過調制所述起始脈沖或所述前端進位脈沖的邏輯電平移位時間而產生的調制起始脈沖或調制進位脈沖；和移位寄存器，所述移位寄存器用于接收并依次輸出所述調制起始脈沖或所述調制進位脈沖，其中所述起始脈沖調制器還用于在所述起始脈沖或所述前端進位脈沖的邏輯電平為處于所述第一邏輯電平與所述第二邏輯電平之間的第三邏輯電平的時間，輸出具有所述第二邏輯電平的調制起始脈沖或調制進位脈沖。

【技術特征摘要】
2015.12.30 KR 10-2015-01892071.一種柵極驅動集成電路(IC)，包括：起始脈沖調制器，所述起始脈沖調制器用于接收在第一邏輯電平與第二邏輯電平之間交替的起始脈沖或前端進位脈沖，以輸出通過調制所述起始脈沖或所述前端進位脈沖的邏輯電平移位時間而產生的調制起始脈沖或調制進位脈沖；和移位寄存器，所述移位寄存器用于接收并依次輸出所述調制起始脈沖或所述調制進位脈沖，其中所述起始脈沖調制器還用于在所述起始脈沖或所述前端進位脈沖的邏輯電平為處于所述第一邏輯電平與所述第二邏輯電平之間的第三邏輯電平的時間，輸出具有所述第二邏輯電平的調制起始脈沖或調制進位脈沖。2.根據權利要求1所述的柵極驅動集成電路，其中所述起始脈沖調制器包括反相緩存單元，所述反相緩存單元用于接收所述起始脈沖或所述前端進位脈沖，以在所述起始脈沖或所述前端進位脈沖的邏輯電平等于或小于所述第三邏輯電平的時段期間輸出具有所述第一邏輯電平的調制起始脈沖或調制進位脈沖。3.根據權利要求2所述的柵極驅動集成電路，其中所述調制起始脈沖或所述調制進位脈沖的脈沖寬度比所述起始脈沖或所述前端進位脈沖的脈沖寬度寬。4.根據權利要求2所述的柵極驅動集成電路，其中所述反相緩存單元包括：第一CMOS單元，所述第一CMOS單元用于接收所述起始脈沖或所述前端進位脈沖作為柵極電壓；和第二CMOS單元，所述第二CMOS單元用于接收所述第一CMOS單元的輸出電壓作為柵極電壓，所述第一CMOS單元和所述第二CMOS單元的每一個都具有P型MOSFET和N型MOSFET，所述第一CMOS單元和所述第二CMOS單元的每一個的P型MOSFET具有第一面積，并且所述第一CMOS單元和所述第二CMOS單元的每一個的N型MOSFET具有第二面積。5.根據權利要求4所述的柵極驅動集成電路，其中所述第二面積大于所述第一面積。6.根據權利要求2所述的柵極驅動集成電路，其中所述起始脈沖調制器還包括噪聲去除單元，其中所述噪聲去除單元用于在施加具有被保持短于第一時段的時段的第二邏輯電平或更高邏輯電平的信號時，輸出具有所述第一邏輯電平的調制起始脈沖或調制進位脈沖。7.根據權利要求6所述的柵極驅動集成電路，其中所述第一時段是具有高頻分量的噪聲分量被保持的時間。8.根據權利要求1所述的柵極驅動集成電路，還包括：邏輯電路，所述邏輯電路用于對來自與所述柵極驅動集成電路連接的柵極輸出使能信號線的柵極輸出使能信號的反轉信號和依次輸出的調制起始脈沖或調制進位脈沖執行與運算，并且輸出通過與運算產生的多個輸出信號；和電平移位器，所述電平移位器用于將從所述邏輯電路輸出的多個輸出信號進行電平移位，以產生多個柵極信號。9.根據權利要求1所述的柵極驅動集成電路，其中所述起始脈沖調制器具有與所述起始脈沖或所述前端進位脈沖的上升速度成正比的第三邏輯電平。10.根據權利要求6所述的柵極驅動集成電路，其中所述噪聲去除單元包括正信號阻擋單元、負信號阻擋單元、P型MOSFET和N型MOSFET，其中所述正信號阻擋單元連接至所述P型MOSFET的柵極并且在輸入至所述P型MOSFET的柵極的信號之中阻擋具有被保持短于所述第一時段的時段的第二邏輯電平或更高邏輯電平的信號；所述負信號阻擋單元連接至所述N型MOSFET的柵極并且在輸入至所述N型MOSFET的柵極的信號之中阻擋具有被保持短于所述第一時段的時段的第二邏輯電平或更高...

【專利技術屬性】
技術研發人員：樸浚圭，權淳英，李信雨，
申請(專利權)人：樂金顯示有限公司，
類型：發明
國別省市：韓國,KR