一種整流器及其制作方法技術

本發明專利技術公開了一種整流器及其制作方法，該整流器的制作方法包括：在外延層內形成多個第一導電類型源區，并在所述第一導電類型源區內形成溝槽；依次形成第一柵氧化層和第一摻雜多晶硅；刻蝕所述第一摻雜多晶硅，且殘留所述第一摻雜多晶硅覆蓋所述溝槽底部的所述第一柵氧化層；刻蝕未被所述第一摻雜多晶硅覆蓋的所述第一柵氧化層以及隔離氧化層，且殘留所述第一柵氧化層覆蓋所述溝槽底部以及所述溝槽底部與所述溝槽側壁的拐角處；依次形成覆蓋所述溝槽側壁的第二柵氧化層以及填充所述溝槽的第二摻雜多晶硅；其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度。本發明專利技術在不增大正向導通壓降的同時，使得整流器底部與側壁之間拐角處的柵氧化層的耐壓能力增強。

【技術實現步驟摘要】
一種整流器及其制作方法
本專利技術實施例涉及半導體器件領域，尤其涉及一種整流器及其制作方法。
技術介紹
半導體二極管因為具有正向導通、反向阻斷的特性，所以廣泛應用于諸如電源、信號處理、整流器等各類電子電路中。其中，傳統的整流二極管主要有PN結二極管和肖特基二極管兩類。PN結二極管的穩定性較好，能工作于高電壓但是PN結二極管正向壓降較大，反向恢復時間較長；肖特基二極管是以貴金屬(如金、銀、鈦等)與半導體接觸，以形成異質結勢壘而制成的半導體器件，其在低電壓時具有絕對優勢：其正向壓降小，反向恢復時間短，在高速領域具有廣泛的應用，但是肖特基二極管存在反向泄漏電流大且制造成本高的問題。示例性的，如圖1所示為現有技術中半導體二極管的一種典型應用示意圖，圖中In和Out分別表示所述半導體二極管的輸入端和輸出端。圖中二極管D在電路中起到輸出整流作用，但其正向壓降給電路帶來兩個缺點：1、降低了轉化效率，比如在5V電源輸出情況下，由于二極管的正向壓降，其實際負載為5.7V，在不考慮其它損耗的情況下，其輸出效率已降低了13％。2、上述轉化效率的降低會導致器件發熱，在應用中往往需要采用適當大尺寸封裝或增加散熱器來散熱，從而增大了器件的體積和成本。因此，為了提高電路的整流效率，降低二極管的正向導通壓降具有非常重要的意義。實際應用中，二極管除了工作在導通狀態下，還常處于阻斷狀態。阻斷狀態下，特別是高溫應用環境下，二極管具有反向漏電，該漏電將會增加電路損耗，降低電路轉換效率，因而除了降低二極管的正向導通壓降外，還希望二極管具有低的反向漏電。在很多應用中，電子電路設置有電感，電感產生的反向電壓有可能會加在二極管上，導致二極管發生雪崩擊穿，通常使用雪崩能量來表征器件在不失效的情況下從電感所能吸收的最大能量，該參數主要決定于器件耗散能量的結面積大小。基于上述原因，一種溝槽型低導通壓降整流器應運而生，其原胞結構如圖2所示，其等效電路如圖3所示，它結合了MOS器件及PN結二極管的優點，是由成千上萬計的相同原胞以及終端耐壓環構成，具有低正向導通壓降以及高阻斷電壓的特點。但是該結構存在一個致命的缺點：溝槽拐角處201電場集中，但由于該整流器柵極氧化層202厚度很薄(一般小于200埃)，導致拐角處柵極氧化層202容易擊穿，以致器件失效。如果增加溝槽底部和溝槽側壁淀積的柵極氧化層的厚度，會因為溝槽側壁的柵極氧化層厚度增加，使得所述整流器的正向壓降增大，從而失去低導通壓降的優勢。
技術實現思路
本專利技術提供一種整流器及其制作方法，以達到在不增加整流器正向導通壓降的前提下，解決現有技術中整流器溝槽拐角處柵極氧化層容易被擊穿的問題。第一方面，本專利技術實施例提供了一種整流器的制作方法，包括：在第一導電類型半導體襯底上依次形成外延層和隔離氧化層；在所述外延層內形成多個第一導電類型源區，并在每個所述第一導電類型源區內形成一溝槽，所述溝槽貫穿所述第一導電類型源區并延伸至所述外延層內部；依次形成第一柵氧化層和第一摻雜多晶硅，所述第一柵氧化層覆蓋所述溝槽側壁和底部，所述第一摻雜多晶硅填充所述溝槽；刻蝕所述第一摻雜多晶硅，且殘留所述第一摻雜多晶硅覆蓋所述溝槽底部的所述第一柵氧化層；刻蝕未被所述第一摻雜多晶硅覆蓋的所述第一柵氧化層以及隔離氧化層，且殘留所述第一柵氧化層覆蓋所述溝槽底部以及所述溝槽底部與所述溝槽側壁的拐角處；依次形成覆蓋所述溝槽側壁的第二柵氧化層以及填充所述溝槽的第二摻雜多晶硅；依次去除所述溝槽周圍區域的所述第二摻雜多晶硅、所述第二柵氧化層，以及所述隔離氧化層；在所述外延層內的所述溝槽周圍形成第二導電類型體區；在所述第二導電類型體區、所述溝槽上方形成第一電極，在所述第一導電類型半導體襯底遠離所述外延層一側形成第二電極；其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，所述第一導電類型和所述第二導電類型相反。第二方面，本專利技術實施例還提供了一種整流器，包括：第一導電類型半導體襯底；位于所述第一導電類型半導體襯底上方的外延層；所述外延層內設置有多個溝槽，所述溝槽外側設置有第一導電類型源區以及第二導電類型體區；所述溝槽的底部以及所述溝槽底部與所述溝槽側壁的拐角處覆蓋有第一柵氧化層，所述溝槽的側壁覆蓋有第二柵氧化層；從所述溝槽的底部向上，所述溝槽內部依次填充有第一摻雜多晶硅和第二摻雜多晶硅；位于所述第二導電類型體區以及所述溝槽上方的第一電極；位于所述第一導電類型半導體襯底遠離所述外延層一側的第二電極；其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，所述第一導電類型和所述第二導電類型相反。本專利技術提供的一種整流器的制作方法通過在外延層內形成多個第一導電類型源區，并在每個所述第一導電類型源區內形成一溝槽；依次形成第一柵氧化層和第一摻雜多晶硅，所述第一柵氧化層覆蓋所述溝槽側壁和底部，所述第一摻雜多晶硅填充所述溝槽；刻蝕所述第一摻雜多晶硅，且殘留所述第一摻雜多晶硅覆蓋所述溝槽底部的所述第一柵氧化層；刻蝕未被所述第一摻雜多晶硅覆蓋的所述第一柵氧化層，且殘留所述第一柵氧化層覆蓋所述溝槽底部以及所述溝槽底部與所述溝槽側壁的拐角處；依次形成覆蓋所述溝槽側壁的第二柵氧化層以及第二摻雜多晶硅；其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，解決了現有技術中溝槽拐角處電場集中，所述溝槽內柵氧化層厚度較薄導致的拐角處柵氧化層容易被擊穿導致器件失效的問題，本專利技術由于溝槽的設置降低了現有技術中整流器的正向導通壓降，單位面積內的溝道密度大幅度增加，降低了芯片的面積，從而降低了成本。此外，該整流器的制作方法工藝步驟簡單、成本低。附圖說明圖1為現有技術中半導體二極管的一種典型應用示意圖；圖2為現有技術中一種溝槽型低導通壓降整流器原胞結構的示意圖；圖3為現有技術中一種溝槽型低導通壓降整流器原胞結構的等效電路圖；圖4為本專利技術實施例提供的一種整流器的制作方法的流程圖；圖5-圖13為本專利技術實施例提供的一種整流器的制作方法各步驟對應結構的剖面圖；圖14為本專利技術實施例提供的又一種整流器的制作方法的流程圖；圖15-圖26為本專利技術實施例提供的又一種整流器的制作方法各步驟對應結構的剖面圖；圖27為本專利技術實施例提供的一種整流器的俯視示意圖。具體實施方式下面結合附圖和實施例對本專利技術作進一步的詳細說明。可以理解的是，此處所描述的具體實施例僅僅用于解釋本專利技術，而非對本專利技術的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本專利技術相關的部分而非全部結構。圖4為本專利技術實施例提供的一種整流器的制作方法的流程圖。圖5-圖13為本專利技術實施例提供的一種整流器的制作方法各步驟對應結構的剖面圖。如圖4所示，本專利技術實施例提供的一種整流器的制作方法，具體包括如下操作：S410、在第一導電類型半導體襯底510上依次形成外延層520和隔離氧化層530，參見圖5。可選的，隔離氧化層530的厚度可以為2000-6000埃。S420、在外延層520內形成多個第一導電類型源區540，并在每個第一導電類型源區540內形成一溝槽550，溝槽550貫穿第一導電類型源區540并延伸至外延層520內部，具體結構如圖6所示。S430、依次形成第一柵氧化層560和第一摻雜多晶硅570，第一柵氧化層560覆蓋溝槽本文檔來自技高網...

【技術保護點】
一種整流器的制作方法，其特征在于，包括：在第一導電類型半導體襯底上依次形成外延層和隔離氧化層；在所述外延層內形成多個第一導電類型源區，并在每個所述第一導電類型源區內形成一溝槽，所述溝槽貫穿所述第一導電類型源區并延伸至所述外延層內部；依次形成第一柵氧化層和第一摻雜多晶硅，所述第一柵氧化層覆蓋所述溝槽側壁和底部，所述第一摻雜多晶硅填充所述溝槽；刻蝕所述第一摻雜多晶硅，且殘留所述第一摻雜多晶硅覆蓋所述溝槽底部的所述第一柵氧化層；刻蝕未被所述第一摻雜多晶硅覆蓋的所述第一柵氧化層以及隔離氧化層，且殘留所述第一柵氧化層覆蓋所述溝槽底部以及所述溝槽底部與所述溝槽側壁的拐角處；依次形成覆蓋所述溝槽側壁的第二柵氧化層以及填充所述溝槽的第二摻雜多晶硅；依次去除所述溝槽周圍區域的所述第二摻雜多晶硅、所述第二柵氧化層，以及所述隔離氧化層；在所述外延層內的所述溝槽周圍形成第二導電類型體區；在所述第二導電類型體區、所述溝槽上方形成第一電極，在所述第一導電類型半導體襯底遠離所述外延層一側形成第二電極；其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，所述第一導電類型和所述第二導電類型相反。

【技術特征摘要】
1.一種整流器的制作方法，其特征在于，包括：在第一導電類型半導體襯底上依次形成外延層和隔離氧化層；在所述外延層內形成多個第一導電類型源區，并在每個所述第一導電類型源區內形成一溝槽，所述溝槽貫穿所述第一導電類型源區并延伸至所述外延層內部；依次形成第一柵氧化層和第一摻雜多晶硅，所述第一柵氧化層覆蓋所述溝槽側壁和底部，所述第一摻雜多晶硅填充所述溝槽；刻蝕所述第一摻雜多晶硅，且殘留所述第一摻雜多晶硅覆蓋所述溝槽底部的所述第一柵氧化層；刻蝕未被所述第一摻雜多晶硅覆蓋的所述第一柵氧化層以及隔離氧化層，且殘留所述第一柵氧化層覆蓋所述溝槽底部以及所述溝槽底部與所述溝槽側壁的拐角處；依次形成覆蓋所述溝槽側壁的第二柵氧化層以及填充所述溝槽的第二摻雜多晶硅；依次去除所述溝槽周圍區域的所述第二摻雜多晶硅、所述第二柵氧化層，以及所述隔離氧化層；在所述外延層內的所述溝槽周圍形成第二導電類型體區；在所述第二導電類型體區、所述溝槽上方形成第一電極，在所述第一導電類型半導體襯底遠離所述外延層一側形成第二電極；其中，所述第二柵氧化層的厚度小于所述第一柵氧化層的厚度，所述第一導電類型和所述第二導電類型相反。2.根據權利要求1所述的制作方法，其特征在于，所述外延層包括第一區域和圍繞所述第一區域的第二區域，所述溝槽位于所述外延層的第一區域內；在第一導電類型半導體襯底上形成所述外延層之后，形成所述隔離氧化層之前，還包括：在所述外延層的第二區域內形成至少一個第二導電類型的終端保護環。3.根據權利要求1所述的制作方法，其特征在于，所述第一導電類型為N型，所述第二導電類型為P型。4.根據權利要求1所述的制作方法，其特征在于，所述第一柵氧化層的厚度為500至1500埃，所述第二柵氧化層的...

【專利技術屬性】
技術研發人員：周東飛，鐘圣榮，
申請(專利權)人：無錫華潤華晶微電子有限公司，
類型：發明
國別省市：江蘇,32