具有掩埋柵結(jié)構的半導體器件及其制造方法以及存儲單元技術

一種半導體器件包括延伸進半導體襯底中并以柵電介質(zhì)層為內(nèi)襯的至少一個溝槽；覆蓋具有內(nèi)襯的溝槽的最下部分的偶極子誘導層；覆蓋偶極子誘導層并填充在有內(nèi)襯的溝槽中的柵電極；以及摻雜區(qū)，摻雜區(qū)在半導體襯底中，通過有內(nèi)襯的溝槽彼此間隔開，并與偶極子誘導層間隔開。

Semiconductor device with buried gate structure, method of manufacturing the same, and memory cell

A semiconductor device includes a semiconductor substrate and extends into the gate dielectric layer is lined with at least one groove; covered trench with lining the lower part of the dipole induced dipole induced layer; covering layer and fills the gate electrode in the trench is lined in doped regions; and the doped region in the semiconductor substrate. The trench is lined with and spaced from each other, and dipole induced layer spacing.

【技術實現(xiàn)步驟摘要】
具有掩埋柵結(jié)構的半導體器件及其制造方法以及存儲單元相關申請的交叉引用本申請要求于2015年12月23日向韓國知識產(chǎn)權局提交的申請?zhí)枮?0-2015-0185152的韓國專利申請的優(yōu)先權，其全部內(nèi)容通過引用并入本文。
示例性實施例涉及半導體器件，更具體地，涉及具有掩埋柵結(jié)構的半導體器件、用于制造半導體器件的方法以及具有半導體器件的存儲單元。
技術介紹
金屬柵電極應用于高性能的晶體管。具體地，在掩埋柵晶體管中，高性能操作需要對閾值電壓的控制。同樣，柵致漏極泄漏(GIDL)特性對掩埋柵晶體管的性能產(chǎn)生很大影響。
技術實現(xiàn)思路
各個實施例涉及能夠改變閾值電壓的掩埋柵結(jié)構及其制造方法。各個實施例涉及具有改進的柵致漏極泄漏(GIDL)的半導體器件及其制造方法。各個實施例涉及具有改進的刷新特性的存儲單元。在一個實施例中，一種半導體器件可以包括：延伸進半導體襯底中并以柵電介質(zhì)層為內(nèi)襯的至少一個溝槽；覆蓋溝槽的最下部分的偶極子誘導層；設置在偶極子誘導層之上并填充在溝槽中的柵電極；以及摻雜區(qū)，摻雜區(qū)在半導體襯底中，通過溝槽彼此間隔開，并與偶極子誘導層間隔開。偶極子誘導層可以包括電介質(zhì)材料，電介質(zhì)材料可以具有高于柵電介質(zhì)層的介電常數(shù)。柵電介質(zhì)層可以包括氧化硅(SiO2)，并且偶極子誘導層可以包括氧化鋁(Al2O3)、氧化鈦(TiO2)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鎂(MgO)或其組合。柵電極可以包括接觸偶極子誘導層的第一部分；以及不接觸偶極子誘導層的第二部分，并且柵電極的第一部分可以具有比第二部分高的高功函數(shù)。柵電極的第一部分可以與摻雜區(qū)間隔開，并且可以與溝槽的側(cè)壁間隔開。柵電極可以包括形成偶極子誘導層和柵電介質(zhì)層的內(nèi)襯的功函數(shù)層；以及在功函數(shù)層之上填充溝槽的低電阻率層。功函數(shù)層可以包括：接觸偶極子誘導層的第一部分；以及與溝槽最下部分之外的溝槽側(cè)壁鄰接的第二部分，并且功函數(shù)層的第二部分可以與摻雜區(qū)重疊。功函數(shù)層的第一部分可以具有比第二部分高的高功函數(shù)。柵電極還可以包括：可以形成在功函數(shù)層和低電阻率層之上的阻擋層；以及可以形成在阻擋層之上的低功函數(shù)層，并且低功函數(shù)層可以與摻雜區(qū)重疊。低功函數(shù)層可以具有比功函數(shù)層低的低功函數(shù)。柵電極可以包括：功函數(shù)層，功函數(shù)層包括設置在偶極子誘導層之上的第一部分和填充溝槽的第二部分。柵電極還可以包括：低功函數(shù)層，低功函數(shù)層可以形成在功函數(shù)層之上，并且低功函數(shù)層可以與摻雜區(qū)重疊，并且可以具有比功函數(shù)層的第二部分低的低功函數(shù)。功函數(shù)層可以包括氮化鈦。低電阻率層可以包括鎢。半導體器件還可以包括沿溝槽的底部形成的底部溝道；以及沿溝槽的側(cè)壁形成的側(cè)溝道，底部溝道與偶極子誘導層重疊。偶極子誘導層可以具有不與側(cè)溝道重疊的高度。底部溝道可以具有比側(cè)溝道低的摻雜濃度。底部溝道可以是未摻雜的，而側(cè)溝道可以是摻雜的。柵電極可以包括：僅設置在偶極子誘導層之上的第一功函數(shù)層；以及設置在第一功函數(shù)層和柵電介質(zhì)層之上的第二功函數(shù)層。第一功函數(shù)層可以具有比第二功函數(shù)層高的高功函數(shù)。第一功函數(shù)層可以與摻雜區(qū)間隔開，并且可以與溝槽的側(cè)壁間隔開。柵電極還可以包括：在第二功函數(shù)層之上填充溝槽的低電阻率層，并且第二功函數(shù)層形成第一功函數(shù)層和柵電介質(zhì)層的內(nèi)襯。第二功函數(shù)層可以與摻雜區(qū)重疊。柵電極還可以包括：可以形成在第二功函數(shù)層和低電阻率層之上的阻擋層；以及可以形成在阻擋層之上的低功函數(shù)層，并且低功函數(shù)層可以與摻雜區(qū)重疊，并且第二功函數(shù)層不與摻雜區(qū)重疊。低功函數(shù)層可以具有比第二功函數(shù)層低的低功函數(shù)。第二功函數(shù)層可以填充溝槽。柵電極還可以包括：低功函數(shù)層，低功函數(shù)層可以形成在第二功函數(shù)層之上并具有比第二功函數(shù)層低的功函數(shù)，并且低功函數(shù)層可以與摻雜區(qū)重疊，而第二功函數(shù)層不與摻雜區(qū)重疊。在一個實施例中，一種用于制造半導體器件的方法可以包括：在半導體襯底中形成溝槽；形成柵電介質(zhì)層，柵電介質(zhì)層形成溝槽表面的內(nèi)襯；在柵電介質(zhì)層之上形成偶極子誘導材料；刻蝕偶極子誘導材料，并在溝槽的最下部分處形成偶極子誘導層；在偶極子誘導層和柵電介質(zhì)層之上形成填充溝槽的柵電極；并且在溝槽的兩側(cè)上、在半導體襯底中形成摻雜區(qū)。形成偶極子誘導層可以包括：在偶極子誘導材料之上形成填充溝槽的犧牲層；刻蝕犧牲層，并形成可以位于溝槽中的犧牲填料；通過使用犧牲填料作為阻擋層來刻蝕偶極子誘導材料，并形成偶極子誘導層；并且去除犧牲填料。偶極子誘導層可以包括電介質(zhì)材料，電介質(zhì)材料可以具有高于柵電介質(zhì)層的介電常數(shù)。形成柵電極可以包括：在偶極子誘導層和柵電介質(zhì)層之上形成功函數(shù)材料；在功函數(shù)材料之上形成填充溝槽的低電阻率材料；將低電阻率材料暴露在熱過程中；使低電阻率材料凹陷，并形成部分地填充溝槽的低電阻率層；并且使功函數(shù)材料凹陷，并形成功函數(shù)層，功函數(shù)層形成偶極子誘導層和柵電介質(zhì)層的內(nèi)襯。功函數(shù)層可以包括接觸偶極子誘導層的高功函數(shù)部分和接觸柵電介質(zhì)層的低功函數(shù)部分。在形成功函數(shù)層中，低功函數(shù)部分和摻雜區(qū)可以相互重疊。形成柵電極還可以包括：在功函數(shù)層和低電阻率層之上形成阻擋層；并且在阻擋層之上形成可以具有比功函數(shù)層低的功函數(shù)的低功函數(shù)層。形成柵電極可以包括：在偶極子誘導層和柵電介質(zhì)層之上形成填充溝槽的功函數(shù)材料；并且使功函數(shù)材料凹陷，并在偶極子誘導層之上形成部分地填充溝槽的功函數(shù)層。功函數(shù)層可以包括接觸偶極子誘導層的高功函數(shù)部分和接觸柵電介質(zhì)層的低功函數(shù)部分。形成柵電極還可以包括：在功函數(shù)層之上形成可以具有比功函數(shù)層低的功函數(shù)的低功函數(shù)層。低功函數(shù)層可以包括N型摻雜多晶硅。在一個實施例中，一種用于制造半導體器件的方法可以包括：在半導體襯底中形成溝槽；形成柵電介質(zhì)層，柵電介質(zhì)層形成溝槽表面的內(nèi)襯；在柵電介質(zhì)層之上形成偶極子誘導材料；在偶極子誘導材料之上形成第一功函數(shù)材料；刻蝕偶極子誘導材料，并在溝槽的最下部分處形成偶極子誘導層；刻蝕第一功函數(shù)材料，并在偶極子誘導層之上形成可以位于溝槽最下部分處的第一功函數(shù)層；在柵電介質(zhì)層之上形成包括第一功函數(shù)層和第二功函數(shù)層的柵電極；并且在溝槽的兩側(cè)上、在半導體襯底中形成摻雜區(qū)。形成偶極子誘導層并形成第一功函數(shù)層可以包括：在第一功函數(shù)材料之上形成填充溝槽的犧牲層；刻蝕犧牲層，并形成可以位于溝槽中的犧牲填料；通過使用犧牲填料作為阻擋層來刻蝕偶極子誘導材料和第一功函數(shù)材料，并形成偶極子誘導層和第一功函數(shù)層；并且去除犧牲填料。第一功函數(shù)層可以具有比第二功函數(shù)層高的功函數(shù)。偶極子誘導層可以包括電介質(zhì)材料，電介質(zhì)材料可以具有高于柵電介質(zhì)層的介電常數(shù)。形成柵電極可以包括：在第一功函數(shù)層和柵電介質(zhì)層之上形成第二功函數(shù)材料；在第二功函數(shù)材料之上形成填充溝槽的低電阻率材料；將低電阻率材料暴露在熱過程中；使低電阻率材料凹陷，并形成部分地填充溝槽的低電阻率層；并且使第二功函數(shù)材料凹陷，并形成第二功函數(shù)層，第二功函數(shù)層形成第一功函數(shù)層和柵電介質(zhì)層的內(nèi)襯。在形成第二功函數(shù)層中，第二功函數(shù)層和摻雜區(qū)可以相互重疊。形成柵電極還可以包括：在第二功函數(shù)層和低電阻率層之上形成阻擋層；并且在阻擋層之上形成可以具有比第二功函數(shù)層低的功函數(shù)的低功函數(shù)層。在形成低功函數(shù)層中，低功函數(shù)層和摻雜區(qū)可以相互重疊。形成柵電極可以包括：在第一功函數(shù)層和柵電介質(zhì)層之上形成填充溝槽的第二功函數(shù)材料本文檔來自技高網(wǎng)...

【技術保護點】
一種半導體器件，包括：延伸進半導體襯底中并以柵電介質(zhì)層形成內(nèi)襯的至少一個溝槽；覆蓋溝槽的最下部分的偶極子誘導層；設置在偶極子誘導層之上并填充在溝槽中的柵電極；以及在半導體襯底中的摻雜區(qū)，摻雜區(qū)通過溝槽彼此間隔開，并與偶極子誘導層間隔開。

【技術特征摘要】
2015.12.23 KR 10-2015-01851521.一種半導體器件，包括：延伸進半導體襯底中并以柵電介質(zhì)層形成內(nèi)襯的至少一個溝槽；覆蓋溝槽的最下部分的偶極子誘導層；設置在偶極子誘導層之上并填充在溝槽中的柵電極；以及在半導體襯底中的摻雜區(qū)，摻雜區(qū)通過溝槽彼此間隔開，并與偶極子誘導層間隔開。2.根據(jù)權利要求1所述的半導體器件，其中，偶極子誘導層包括電介質(zhì)材料，電介質(zhì)材料具有比柵電介質(zhì)層高的介電常數(shù)。3.根據(jù)權利要求1所述的半導體器件，其中，柵電極包括：接觸偶極子誘導層的第一部分；以及不接觸偶極子誘導層的第二部分，并且其中，柵電極的第一部分具有比第二部分高的高功函數(shù)。4.根據(jù)權利要求3所述的半導體器件，其中，柵電極的第一部分與摻雜區(qū)間隔開，并與溝槽的側(cè)壁間隔開。5.根據(jù)權利要求1所述的半導體器件，其中，柵電極包括：形成偶極子誘導層和柵電介質(zhì)層內(nèi)襯的功函數(shù)層；以及在功函數(shù)層之上填充溝槽的低電阻率層。6.根據(jù)權利要求5所述的半導體器件，其中，功函數(shù)層包括：接觸偶極子誘導層的第一部分；以及與溝槽最下部分之外的溝槽側(cè)壁鄰接的第二部分，并且其中，功函數(shù)層的第二部分與摻雜區(qū)重疊，其中，功函數(shù)層的第一部分具有比第二部分高的高功函數(shù)。7.根據(jù)權利要求5所述的半導體器件，其中，柵電極還包括：形成在功函數(shù)層和低電阻率層之上的阻擋層；以及形成在阻擋層之上的低功函數(shù)層，并且其中，低功函數(shù)層與摻雜區(qū)重疊，其中，低功函數(shù)層具有比功函數(shù)層低的低功函數(shù)。8.根據(jù)權利要求1所述的半導體器件，其中，柵電極包括：功函數(shù)層，功函數(shù)層包括設置在偶極子誘導層之上的第一部分和填充溝槽的第二部分。9.根據(jù)權利要求8所述的半導體器件，其中，柵電極還包括：形成在功函數(shù)層之上的低功函數(shù)層，并且其中，低功函數(shù)層與摻雜區(qū)重疊，并且具有比功函數(shù)層的第二部分低的低功函數(shù)。10.根據(jù)權利要求1所述的半導體器件，還包括：沿溝槽的底部形成的底部溝道；以及沿溝槽的側(cè)壁形成的側(cè)溝道，其中，底部溝道與偶極子誘導層重疊。11.根據(jù)權利要求10所述的半導體器件，其中，偶極子誘導層具有不與側(cè)溝道重疊的高度。12.根據(jù)權利要求10所述的半導體器件，其中，底部溝道具有比側(cè)溝道低的摻雜濃度。13.根據(jù)權利要求10所述的半導體器件，其中，底部溝道是未摻雜的，而側(cè)溝道是摻雜的。14.根據(jù)權利要求1所述的半導體器件，其中，柵電極包括：僅設置在偶極子誘導層之上的第一功函數(shù)層；以及設置在第一功函數(shù)層和柵電介質(zhì)層之上的第二功函數(shù)層，其中，第一功函數(shù)層具有比第二功函數(shù)層高的高功函數(shù)。15.根據(jù)權利要求14所述的半導體器件，其中，第一功函數(shù)層與摻雜區(qū)間隔開，并與溝槽的側(cè)壁間隔開。16.根據(jù)權利要求14所述的半導體器件，其中，柵電極還包括：在第二功函數(shù)層之上填充溝槽的低電阻率層；并且其中，第二功函數(shù)層形成第一功函數(shù)層和柵電介質(zhì)層的內(nèi)襯，并且其中，第二功函數(shù)層與摻雜區(qū)重疊。17.根據(jù)權利要求14所述的半導體器件，其中，柵電極還包括：在第二功函數(shù)層之上填充溝槽的低電阻率層；形成在第二功函數(shù)層和低電阻率層之上的阻擋層；以及形成在阻擋層之上的低功函數(shù)層，并且其中，低功函數(shù)層與摻雜區(qū)重疊，而第二功函數(shù)層不與摻雜區(qū)重疊，并且其中，低功函數(shù)層具有比第二功函數(shù)層低的低功函數(shù)。18.根據(jù)權利要求14所述的半導體器件，其中，柵電極還包括：形成在第二功函數(shù)層之上并具有比第二功函數(shù)層低的功函數(shù)的低功函數(shù)層，其中，低功函數(shù)層與摻雜區(qū)重疊，而第二功函數(shù)層不與摻雜區(qū)重疊，并且其中，第二功函數(shù)層填充溝槽。19.一種制造半導體器件的方法，包括：在半導體襯底中形成溝槽；形成柵電介質(zhì)層，柵電介質(zhì)層形成溝槽表面的內(nèi)襯；在柵電介質(zhì)層之上形成偶極子誘導材料；刻蝕偶極子誘導材料，并在溝槽的最下部分處形成偶極子誘導層；在偶極子誘導層和柵電介質(zhì)層之上形成填充溝槽的柵電極；并且在溝槽的兩側(cè)上、在半導體襯底中形成摻雜區(qū)。20.根據(jù)權利要求19所述的方法，其中，形成偶極子誘導層包括：在偶極子誘導材料之上形成填充溝槽的犧牲層；刻蝕犧牲層，并形成位于溝槽中的犧牲填料；通過使用犧牲填料作為阻擋層來刻蝕偶極子誘導材料，并形成偶極子誘導層；并且去除犧牲填料。21.根據(jù)權利...

【專利技術屬性】
技術研發(fā)人員：金東洙，林成沅，金銀貞，張玄鎭，許根，金智炫，
申請(專利權)人：愛思開海力士有限公司，
類型：發(fā)明
國別省市：韓國,KR