一種基于FPGA的小區(qū)搜索方法及裝置制造方法及圖紙

本發(fā)明專利技術屬于通信技術領域，提供了一種基于FPGA的小區(qū)搜索方法及裝置，該方法包括：根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索；判斷所述一次小區(qū)搜索是否成功；若所述一次小區(qū)搜索失敗，則基于現(xiàn)場可編門陣列FPGA，對所述第一數(shù)字基帶信號進行移位，得到第二數(shù)字基帶信號；根據(jù)所述第二數(shù)字基帶信號，進行二次小區(qū)搜索。通過基于FPGA，對經(jīng)數(shù)字下變頻處理器處理后的天線數(shù)據(jù)進行移位，并結合小區(qū)搜索過程的頻偏校正和自動增益算法AGC處理，提高了小區(qū)搜索的成功率。

Cell searching method and device based on FPGA

The invention belongs to the technical field of communication and provides a cell search method and device based on FPGA, the method comprises: according to the first digital baseband signal is received, a cell search; judging the success of a cell search; if the first cell search failed, is based on field programmable FPGA, the first digital baseband signal to shift second digital baseband signal; according to the second digital baseband signal, the two cell search. Through FPGA, the antenna data processed by the digital down conversion processor is shifted, and the frequency correction of the cell search process and the automatic gain algorithm AGC are combined to improve the success rate of cell search.

【技術實現(xiàn)步驟摘要】
一種基于FPGA的小區(qū)搜索方法及裝置本專利技術涉及通信
，具體涉及一種基于FPGA的小區(qū)搜索方法及裝置。
技術介紹
在無線通信系統(tǒng)中，用戶設備(UserEquipment，簡稱UE)在開機或從信號盲區(qū)轉至基站覆蓋區(qū)域時，必須盡快搜索到一個合適的小區(qū)，然后與這個小區(qū)達到時隙和頻率上的同步，并檢測物理小區(qū)的標識，這個過程稱為小區(qū)搜索過程。只有在完成小區(qū)初搜以后，UE才能后獲取本小區(qū)以及鄰近小區(qū)的更詳細的信息。目前，小區(qū)搜索的過程借助于主同步信號(PSS)和輔同步信號(SSS)共同完成。首先，UE對接收到的主同步信號(PSS)和輔同步信號(SSS)分別進行濾波和下采樣，得到本地主同步信號序列和本地輔同步信號序列。然后，根據(jù)主同步信號序列進行符號定時估計和扇區(qū)ID檢測，利用符號定時估計結果和扇區(qū)ID檢測結果進行粗頻偏估計，并利用粗頻偏估計值對終端接收到的主同步信號序列和輔同步信號序列進行頻偏校正。最后，聯(lián)合使用主同步信號序列和輔同步信號序列進行小區(qū)組ID檢測。從目前小區(qū)搜索的過程可以看到，在小區(qū)搜索過程中要利用粗頻偏估計值對終端接收到的主同步信號序列和輔同步信號序列進行頻偏校正，并在數(shù)字域對接收到的信號進行自動增益控制(AutomaticGainControl，AGC)處理。但是，由于數(shù)字AGC可能會導致數(shù)據(jù)飽和，粗頻偏調(diào)整也會導致突發(fā)信號的出現(xiàn)，因此，粗頻偏調(diào)整和數(shù)字AGC都會導致出現(xiàn)小區(qū)搜索區(qū)域失敗的情形，增加了小區(qū)搜索的失敗率。
技術實現(xiàn)思路
針對現(xiàn)有技術存在的缺陷，本專利技術提出一種基于FPGA的小區(qū)搜索方法機裝置，以解決現(xiàn)有技術存在的小區(qū)搜索效果差、失敗率高的問題。為此目的，第一方面，本專利技術提供一種小電流接地系統(tǒng)故障選線方法，所述方法包括：根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索；判斷所述一次小區(qū)搜索是否成功；若所述一次小區(qū)搜索失敗，則基于現(xiàn)場可編門陣列FPGA，對所述第一數(shù)字基帶信號進行移位，得到第二數(shù)字基帶信號；根據(jù)所述第二數(shù)字基帶信號，進行二次小區(qū)搜索。其中，在所述根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索之前，所述方法還包括：對接收到的模擬信號進行采樣，得到AL個無線幀和一個子幀的采樣信號，AL為預設常數(shù)；將所述采樣信號轉換為數(shù)字信號；對所述數(shù)字信號進行下變頻處理，得到第一數(shù)字基帶信號。其中，所述根據(jù)所述第一數(shù)字基帶信號，進行一次小區(qū)搜索，包括：根據(jù)所述第一數(shù)字基帶信號，得到同步信號序列，所述同步信號序列包括主同步信號序列和輔同步信號序列；根據(jù)所述主同步信號序列，分別計算所述主同步信號序列與三個本地主同步信號序列的相關峰的峰值；根據(jù)所述峰值中的最大峰值，確定所述最大峰值對應的扇區(qū)ID，并根據(jù)所述最大峰值的相關峰位置，得到符號定時同步結果；根據(jù)所述最大峰值對應的扇區(qū)ID和所述符號定時同步結果，得到頻偏估計值；根據(jù)所述頻偏估計值，對所述輔同步信號序列進行頻偏校正，得到頻偏校正后的輔同步信號序列；根據(jù)所述頻偏校正后的輔同步信號序列，進行小區(qū)組ID檢測，得到小區(qū)組ID；根據(jù)所述最大峰值對應的扇區(qū)ID和所述小區(qū)組ID，得到小區(qū)ID。其中，所述基于現(xiàn)場可編門陣列FPGA，對所述數(shù)字基帶信號進行移位，得到移位后的第二數(shù)字基帶信號，包括：基于FPGA，將所述第一數(shù)字基帶信號左移一位，并在末位補零，得到第二數(shù)字基帶信號。其中，所述方法還包括：判斷所述二次搜索小區(qū)是否成功；若所述二次搜索小區(qū)失敗，則基于FPGA，將所述第二數(shù)字基帶信號左移一位，并在末位補零，得到移位后的第三數(shù)字基帶信號；根據(jù)所述第三數(shù)字基帶信號，進行三次小區(qū)搜索；判斷所述三次小區(qū)搜索是否成功；若所述三次小區(qū)搜索失敗，執(zhí)行所述根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索。第二方面，本專利技術提供一種基于FPGA的小區(qū)搜索裝置，所述裝置包括：一次搜索模塊，用于根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索；第一判斷模塊，用于判斷所述一次小區(qū)搜索是否成功；一次移位模塊，用于在所述一次小區(qū)搜索失敗時，則基于現(xiàn)場可編門陣列FPGA，對所述第一數(shù)字基帶信號進行移位，得到第二數(shù)字基帶信號；二次搜索模塊，用于根據(jù)所述第二數(shù)字基帶信號，進行二次小區(qū)搜索。其中，所述裝置還包括：采樣模塊，用于對接收到的模擬信號進行采樣，得到AL個無線幀和一個子幀的采樣信號，AL為預設常數(shù)；轉換模塊，用于將所述采樣信號轉換為數(shù)字信號；變頻處理模塊，用于對所述數(shù)字信號進行下變頻處理，得到第一數(shù)字基帶信號。其中，所述一次搜索模塊，包括：同步信號計算單元，用于根據(jù)所述第一數(shù)字基帶信號，得到同步信號序列，所述同步信號序列包括主同步信號序列和輔同步信號序列；峰值計算單元，用于根據(jù)所述主同步信號序列，分別計算所述主同步信號序列與三個本地主同步信號序列的相關峰的峰值；符號定時同步單元，用于根據(jù)所述峰值中的最大峰值，確定所述最大峰值對應的扇區(qū)ID，并根據(jù)所述最大峰值的相關峰位置，得到符號定時同步結果；頻偏估計單元，用于根據(jù)所述最大峰值對應的扇區(qū)ID和所述符號定時同步結果，得到頻偏估計值；校正單元，用于根據(jù)所述頻偏估計值，對所述輔同步信號序列進行頻偏校正，得到頻偏校正后的輔同步信號序列；小區(qū)組ID檢測單元，用于根據(jù)所述頻偏校正后的輔同步信號序列，進行小區(qū)組ID檢測，得到小區(qū)組ID；小區(qū)ID檢測單元，用于根據(jù)所述最大峰值對應的扇區(qū)ID和所述小區(qū)組ID，得到小區(qū)ID。其中，所述一次移位模塊，具體用于：基于FPGA，將所述第一數(shù)字基帶信號左移一位，并在末位補零，得到第二數(shù)字基帶信號。其中，所述裝置還包括：第二判斷模塊，用于判斷所述二次搜索小區(qū)是否成功；二次移位模塊，用于在所述二次搜索小區(qū)失敗時，則基于FPGA，將所述第二數(shù)字基帶信號左移一位，并在末位補零，得到第三數(shù)字基帶信號；三次小區(qū)搜索模塊，用于根據(jù)所述第三數(shù)字基帶信號，進行三次小區(qū)搜索；第三判斷模塊，用于判斷所述三次小區(qū)搜索是否成功；所述一次搜索模塊，還用于在所述第三判斷模塊判斷所述三次小區(qū)搜索失敗時，根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索。本專利技術提供的一種基于FPGA的小區(qū)搜索方法及裝置，通過對經(jīng)過數(shù)字下變頻處理器處理后的天線數(shù)據(jù)進行相應的移位，再根據(jù)移位后的天線數(shù)據(jù)進行小區(qū)搜索，防止出現(xiàn)突發(fā)信號和數(shù)據(jù)飽和情況的出現(xiàn)，提高了小區(qū)搜索的成功率。附圖說明為了更清楚地說明本公開實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本公開的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些圖獲得其他的附圖。圖1為本專利技術一實施例提供的基于FPGA的小區(qū)搜索方法的流程圖；圖2為本專利技術一實施例提供的基于FPGA的小區(qū)搜索方法的流程圖；圖3為本專利技術一實施例提供的基于FPGA的小區(qū)搜索裝置的結構示意圖。具體實施方式下面將結合本公開實施例中的附圖，對本公開實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本專利技術一部分實施例，而不是全部的實施例。基于本公開中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本公開保護的范圍。如圖1所示，本公開一實施例提供了一種基于FPGA的小區(qū)搜索方法，該本文檔來自技高網(wǎng)...

【技術保護點】
一種基于FPGA的小區(qū)搜索方法，其特征在于，所述方法包括：根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索；判斷所述一次小區(qū)搜索是否成功；若所述一次小區(qū)搜索失敗，則基于現(xiàn)場可編門陣列FPGA，對所述第一數(shù)字基帶信號進行移位，得到第二數(shù)字基帶信號；根據(jù)所述第二數(shù)字基帶信號，進行二次小區(qū)搜索。

【技術特征摘要】
1.一種基于FPGA的小區(qū)搜索方法，其特征在于，所述方法包括：根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索；判斷所述一次小區(qū)搜索是否成功；若所述一次小區(qū)搜索失敗，則基于現(xiàn)場可編門陣列FPGA，對所述第一數(shù)字基帶信號進行移位，得到第二數(shù)字基帶信號；根據(jù)所述第二數(shù)字基帶信號，進行二次小區(qū)搜索。2.根據(jù)權利要求1所述的方法，其特征在于，在所述根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索之前，所述方法還包括：對接收到的模擬信號進行采樣，得到AL個無線幀和一個子幀的采樣信號，AL為預設常數(shù)；將所述采樣信號轉換為數(shù)字信號；對所述數(shù)字信號進行下變頻處理，得到第一數(shù)字基帶信號。3.根據(jù)權利要求1所述的方法，其特征在于，所述根據(jù)所述第一數(shù)字基帶信號，進行一次小區(qū)搜索，包括：根據(jù)所述第一數(shù)字基帶信號，得到同步信號序列，所述同步信號序列包括主同步信號序列和輔同步信號序列；根據(jù)所述主同步信號序列，分別計算所述主同步信號序列與三個本地主同步信號序列的相關峰的峰值；根據(jù)所述峰值中的最大峰值，確定所述最大峰值對應的扇區(qū)ID，并根據(jù)所述最大峰值的相關峰位置，得到符號定時同步結果；根據(jù)所述最大峰值對應的扇區(qū)ID和所述符號定時同步結果，得到頻偏估計值；根據(jù)所述頻偏估計值，對所述輔同步信號序列進行頻偏校正，得到頻偏校正后的輔同步信號序列；根據(jù)所述頻偏校正后的輔同步信號序列，進行小區(qū)組ID檢測，得到小區(qū)組ID；根據(jù)所述最大峰值對應的扇區(qū)ID和所述小區(qū)組ID，得到小區(qū)ID。4.根據(jù)權利要求1所述的方法，其特征在于，所述基于現(xiàn)場可編門陣列FPGA，對所述數(shù)字基帶信號進行移位，得到移位后的第二數(shù)字基帶信號，包括：基于FPGA，將所述第一數(shù)字基帶信號左移一位，并在末位補零，得到第二數(shù)字基帶信號。5.根據(jù)權利要求1所述的方法，其特征在于，所述方法還包括：判斷所述二次搜索小區(qū)是否成功；若所述二次搜索小區(qū)失敗，則基于FPGA，將所述第二數(shù)字基帶信號左移一位，并在末位補零，得到移位后的第三數(shù)字基帶信號；根據(jù)所述第三數(shù)字基帶信號，進行三次小區(qū)搜索；判斷所述三次小區(qū)搜索是否成功；若所述三次小區(qū)搜索失敗，執(zhí)行所述根據(jù)接收到的第一數(shù)字基帶信號，進行一次小區(qū)搜索。6.一種基于FPGA的小區(qū)搜索裝置，其特征在于，所述裝置包括：一次搜索模塊，用于根據(jù)接收到的第一數(shù)字基帶信號，進行...

【專利技術屬性】
技術研發(fā)人員：馬剛，
申請(專利權)人：普天信息技術有限公司，
類型：發(fā)明
國別省市：北京,11