基于CPCI總線的6通道的USB擴(kuò)展板制造技術(shù)

一種基于CPCI總線的6通道的USB擴(kuò)展板，具有PCI電路；該電路的輸出端接FPGA電路的輸入端；USB通信電路，該電路的輸入端接FPGA電路的輸出端；本裝置設(shè)計(jì)合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力，可推廣應(yīng)用到通信電路外設(shè)與主控制設(shè)備連接設(shè)備領(lǐng)域。

6 channel USB expansion board based on CPCI bus

An expansion board 6 channel CPCI bus based on USB, with PCI circuit; the circuit output end is connected with the input end of the FPGA circuit; USB communication circuit, the circuit input end is connected with an output end of the FPGA circuit; the device has reasonable design, simple structure, low cost, few peripheral components, data processing speed IOT, equipment capability, high speed data transfer, can be applied to the communication circuit and the main control device connected peripheral equipment.

【技術(shù)實(shí)現(xiàn)步驟摘要】
基于CPCI總線的6通道的USB擴(kuò)展板
本技術(shù)屬于集成電路
，具體涉及到一種基于CPCI總線的6通道的USB擴(kuò)展板。
技術(shù)介紹
隨著微電子、通信技術(shù)的發(fā)展，主流測量控制系統(tǒng)已形成以計(jì)算機(jī)測控系統(tǒng)和嵌入式測控系統(tǒng)為主。主流的測量控制系統(tǒng)中，我們經(jīng)常要用到CPCI總線。CPCI總線有一些優(yōu)點(diǎn)：總線空間與處理器空間隔離；可擴(kuò)展性較好；具有動態(tài)配置機(jī)制即插即用；總線帶寬較寬；具有共享總線機(jī)制；具有中斷機(jī)制。CPCI總線已被廣泛使用，CPCI總線已形成一種標(biāo)準(zhǔn)，人們廣泛使用CPCI總線擴(kuò)展一些功能板卡。USB擴(kuò)展板出現(xiàn)的較早，已被人們廣泛使用于測量，控制，數(shù)據(jù)傳輸中。目前，基于USB擴(kuò)展板的外設(shè)較多，然而，將USB擴(kuò)展板的外設(shè)連接到主控設(shè)備時，常常會出現(xiàn)主控設(shè)備的串口通道不足，無法連接到主控設(shè)備的問題。這些外設(shè)要連接到主控設(shè)備常用的做法是：首先，添加主控器模塊,擴(kuò)充串口通道；其次，兩個主控器之間通過連接線互連起來。這種做法有一些不足：電路比較復(fù)雜，增加了模塊及連線；成本增加；維護(hù)費(fèi)力費(fèi)時，電路連線較多，不利于查找問題；系統(tǒng)功耗增加。
技術(shù)實(shí)現(xiàn)思路
本技術(shù)所要解決的技術(shù)問題在于克服上述通信外設(shè)的不足,提供一種設(shè)計(jì)合理、結(jié)構(gòu)簡單、外圍元器件少、成本低、數(shù)據(jù)處理速度快、設(shè)備物聯(lián)能力強(qiáng)、具有高速數(shù)據(jù)傳輸能力的基于CPCI總線的6通道的USB擴(kuò)展板。解決上述技術(shù)問題采用的技術(shù)方案是：具有：對裝置進(jìn)行控制的FPGA電路；PCI電路；該電路的輸出端接FPGA電路的輸入端；USB通信電路，該電路的輸入端接FPGA電路的輸出端。本技術(shù)的FPGA電路為：集成電路U2的M2腳接晶振Y1的4腳，集成電路U2的C15腳、G11腳、D16腳、C16腳、B16腳、F15腳、G15腳、G16腳、A9腳、E9腳、C9腳、B10腳接USB通信電路，集成電路U2的D4腳、E5腳、F5腳、B1腳、C2腳、C1腳、D2腳、D1腳、G5腳、F2腳、F1腳、G2腳、G1腳、J2腳、J1腳、J6腳、K6腳、K2腳、K1腳、L2腳、L1腳、L3腳、N2腳、K5腳、L4腳、R1腳、P2腳、P1腳、T2腳、R4腳、T4腳、N5腳、N6腳、M6腳、P6腳、R5腳、T5腳、R6腳、T6腳、L7腳、R7腳、M8腳、N8腳、P8腳、R8腳、R9腳、T9腳、L9腳、M9腳、N9腳、R10腳、R11腳、T11腳、R12腳、T12腳、K10腳、L10腳接PCI電路，集成電路U2的H4腳、J4腳、H3腳、J5腳、H13腳、H12腳、G12腳、J3腳、H1腳、H14腳、H5腳、F4腳依次接連接器J2的14腳～2腳，集成電路U2的G6腳、G7腳、G8腳、G9腳、G10腳、H6腳、H11腳、K7腳接1.2V電源，集成電路U2的E3腳、G3腳、K3腳、M3腳、P4腳、P7腳、T1腳、P10腳、P13腳、T16腳、K14腳、M14腳、E14腳、G14腳、A16腳、C10腳、C13腳、A1腳、C4腳、C7腳接3V電源，集成電路U2的L5腳和F12腳接2.5V電源、D13腳和N4腳接A1.2V電源，集成電路U2的E13腳、E4腳、D10腳、D7腳、C12腳、C5腳、B15腳、B2腳、J10腳、J9腳、J8腳、J7腳、H10腳、H9腳、H8腳、H15腳、H16腳、E2腳、R15腳、R2腳、P12腳、P5腳、N10腳、N7腳、M13腳、M4腳、K13腳、K4腳、G13腳、G4腳、H7腳、E12腳、M5腳接地，連接器J2的1腳接地，晶振Y1的3腳接地、1腳接3V電源；集成電路U2的型號為EP4CE6F17A7，晶振Y1的型號為JHY50M。本技術(shù)的USB通信電路為：集成電路U3的8腳通過電阻R1接連接器USB1的2腳、7腳通過電阻R4接連接器USB1的3腳和通過電阻R7接集成電路U3的5腳、28腳接電阻R10的一端和晶振Y2的一端以及電容C1的一端、27腳接電阻R10的另一端和晶振Y2的另一端以及電容C4的一端、6腳接電容C7的一端、24腳和35腳接集成電路U2的G15腳和G11腳、30腳通過電阻R13接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；集成電路U4的8腳通過電阻R2接連接器USB2的2腳、7腳通過電阻R5接連接器USB2的3腳和通過電阻R8接集成電路U4的5腳、28腳接電阻R11的一端和晶振Y3的一端以及電容C2的一端、27腳接電阻R11的另一端和晶振Y3的另一端以及電容C5的一端、6腳接電容C8的一端、24腳和35腳接集成電路U2的D16腳和C16腳、30腳通過電阻R14接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；集成電路U5的8腳通過電阻R3接連接器USB3的2腳、7腳通過電阻R6接連接器USB3的3腳和通過電阻R9接集成電路U5的5腳、28腳接電阻R12的一端和晶振Y4的一端以及電容C3的一端、27腳接電阻R12的另一端和晶振Y4的另一端以及電容C6的一端、6腳接電容C9的一端、24腳和35腳接集成電路U2的B16腳和F15腳、30腳通過電阻R15接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；集成電路U6的8腳通過電阻R16接連接器USB4的2腳、7腳通過電阻R19接連接器USB4的3腳和通過電阻R22接集成電路U6的5腳、28腳接電阻R25的一端和晶振Y5的一端以及電容C10的一端、27腳接電阻R25的另一端和晶振Y5的另一端以及電容C13的一端、6腳接電容C16的一端、24腳和35腳接集成電路U2的G15腳和G16腳、30腳通過電阻R28接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；集成電路U7的8腳通過電阻R17接連接器USB5的2腳、7腳通過電阻R20接連接器USB5的3腳和通過電阻R23接集成電路U7的5腳、28腳接電阻R26的一端和晶振Y6的一端以及電容C11的一端、27腳接電阻R26的另一端和晶振Y6的另一端以及電容C14的一端、6腳接電容C17的一端、24腳和35腳接集成電路U2的A9腳和E9腳、30腳通過電阻R29接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；集成電路U8的8腳通過電阻R18接連接器USB6的2腳、7腳通過電阻R21接連接器USB6的3腳和通過電阻R24接集成電路U8的5腳、28腳接電阻R27的一端和晶振Y7的一端以及電容C12的一端、27腳接電阻R27的另一端和晶振Y7的另一端以及電容C15的一端、6腳接電容C18的一端、24腳和35腳接集成電路U2的C9腳和B10腳、30腳通過電阻R30接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；電容C1～電容C30的另一端接地，連接器USB1～連接器USB6的1腳接5V電源、4腳～6腳接地；集成電路U3～集成電路U8的型號為FT232BM。本技術(shù)的PCI電路為：集成電路U1的43腳、42腳、40腳～36腳、34腳～31腳、15腳～8腳、5腳～2腳、175腳～173腳、41腳、30腳、16腳、6腳、1本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種基于CPCI總線的6通道的USB擴(kuò)展板，其特征在于：具有：對裝置進(jìn)行控制的FPGA電路；PCI電路；該電路的輸出端接FPGA電路的輸入端；USB通信電路，該電路的輸入端接FPGA電路的輸出端。

【技術(shù)特征摘要】
1.一種基于CPCI總線的6通道的USB擴(kuò)展板，其特征在于：具有：對裝置進(jìn)行控制的FPGA電路；PCI電路；該電路的輸出端接FPGA電路的輸入端；USB通信電路，該電路的輸入端接FPGA電路的輸出端。2.根據(jù)權(quán)利要求1所述的基于CPCI總線的6通道的USB擴(kuò)展板，其特征在于所述的FPGA電路為：集成電路U2的M2腳接晶振Y1的4腳，集成電路U2的C15腳、G11腳、D16腳、C16腳、B16腳、F15腳、G15腳、G16腳、A9腳、E9腳、C9腳、B10腳接USB通信電路，集成電路U2的D4腳、E5腳、F5腳、B1腳、C2腳、C1腳、D2腳、D1腳、G5腳、F2腳、F1腳、G2腳、G1腳、J2腳、J1腳、J6腳、K6腳、K2腳、K1腳、L2腳、L1腳、L3腳、N2腳、K5腳、L4腳、R1腳、P2腳、P1腳、T2腳、R4腳、T4腳、N5腳、N6腳、M6腳、P6腳、R5腳、T5腳、R6腳、T6腳、L7腳、R7腳、M8腳、N8腳、P8腳、R8腳、R9腳、T9腳、L9腳、M9腳、N9腳、R10腳、R11腳、T11腳、R12腳、T12腳、K10腳、L10腳接PCI電路，集成電路U2的H4腳、J4腳、H3腳、J5腳、H13腳、H12腳、G12腳、J3腳、H1腳、H14腳、H5腳、F4腳依次接連接器J2的14腳～2腳，集成電路U2的G6腳、G7腳、G8腳、G9腳、G10腳、H6腳、H11腳、K7腳接1.2V電源，集成電路U2的E3腳、G3腳、K3腳、M3腳、P4腳、P7腳、T1腳、P10腳、P13腳、T16腳、K14腳、M14腳、E14腳、G14腳、A16腳、C10腳、C13腳、A1腳、C4腳、C7腳接3V電源，集成電路U2的L5腳和F12腳接2.5V電源、D13腳和N4腳接A1.2V電源，集成電路U2的E13腳、E4腳、D10腳、D7腳、C12腳、C5腳、B15腳、B2腳、J10腳、J9腳、J8腳、J7腳、H10腳、H9腳、H8腳、H15腳、H16腳、E2腳、R15腳、R2腳、P12腳、P5腳、N10腳、N7腳、M13腳、M4腳、K13腳、K4腳、G13腳、G4腳、H7腳、E12腳、M5腳接地，連接器J2的1腳接地，晶振Y1的3腳接地、1腳接3V電源；集成電路U2的型號為EP4CE6F17A7，晶振Y1的型號為JHY50M。3.根據(jù)權(quán)利要求1所述的基于CPCI總線的6通道的USB擴(kuò)展板，其特征在于所述USB通信電路為：集成電路U3的8腳通過電阻R1接連接器USB1的2腳、7腳通過電阻R4接連接器USB1的3腳和通過電阻R7接集成電路U3的5腳、28腳接電阻R10的一端和晶振Y2的一端以及電容C1的一端、27腳接電阻R10的另一端和晶振Y2的另一端以及電容C4的一端、6腳接電容C7的一端、24腳和35腳接集成電路U2的G15腳和G11腳、30腳通過電阻R13接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；集成電路U4的8腳通過電阻R2接連接器USB2的2腳、7腳通過電阻R5接連接器USB2的3腳和通過電阻R8接集成電路U4的5腳、28腳接電阻R11的一端和晶振Y3的一端以及電容C2的一端、27腳接電阻R11的另一端和晶振Y3的另一端以及電容C5的一端、6腳接電容C8的一端、24腳和35腳接集成電路U2的D16腳和C16腳、30腳通過電阻R14接5V電源、4腳和26腳以及3腳接5V電源、14腳和31腳以及29腳接地、17腳和9腳接地；集成電路U5的8腳通過電阻R3接連接器USB3的2腳、7腳通過電阻R6接連接器USB3的3腳和通過電阻R9接集成電路U5的5腳、28腳接電阻R12的一端和晶振Y4的一端以及電容C3的一端、27腳接電阻R12的另一端和晶振Y4的另一端以及電容C6的一端、6腳接電容C9的一端、24腳和35腳接集成電路U2的B16腳和...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王雯，
申請(專利權(quán))人：榆林學(xué)院，
類型：新型
國別省市：陜西,61